sasasatori

摘要： 在设计中有时会碰到部分难以优化的大块组合逻辑，例如我们这次的设计中调用了DW的浮点sqrt的IP，尽管在综合时，工具已经最大effort去简化逻辑，路径上的cell已经基本上全都ulvt了，timing仍然无法在一个周期内满足。 如果是自己设计的电路模块，这种情况下或许可以拆分流水线来处理，但DW 阅读全文

摘要： 在之前的博客里介绍过了层次化的综合方法。 但在使用该方法时有一个特殊问题需要注意，对于需要多次例化的模块来说，直接设置set_dont_touch属性会导致pr阶段时工具报ununique问题。 参考如下文章，可以知道问题的来源是如果Non_uniquified 网表，多次实例化模块在网表中只有一个 阅读全文

摘要： 并行前缀（Parallel Prefix）加法器 并行前缀加法器的基本介绍 二进制加法器是目前数字计算单元中的重要模块，基础的加法器架构包括行波进位加法器（Ripple Carry Adder），超前进位加法器（Carry Look-Ahead Adder），进位选择加法器（Carry Select 阅读全文

摘要： 记录一下目前综合时遇到的一点小问题。 目前的设计的计算模块里大量使用了DW IP，包括浮点除法器，浮点加减法器，浮点乘法器，浮点求根器，浮点比较器等每个各32个，直接综合的话会发现这些大的计算单元每个都需要进行mapping，会导致综合的总时长长的难以想象（可能需要数天的时间）。 分析其原因，主要就 阅读全文

摘要： 这次的SoC做了多时钟域处理，因此也比之前的约束起来会更复杂一些，把目前的一些小经验给总结一下。 首先描述一下这次的时钟域处理情况，对AXI总线上做了400MHz的时钟约束，AHB是二分频到200MHz，APB再二分频到100MHz，这是三路同步时钟，400MHz的时钟由PLL直接产生给到内部，20 阅读全文

摘要： 最近经历了一波大的心态调整，也是马上要到年关了，惯例性的做一下年终总结，反思和复盘一下这一年的收获。 总体上来讲是不错的一年。一二月份紧锣密鼓的准备ISSCC的demo和pre，整体是一次顺利的美国之旅，现场pre时虽然因为紧张出了点洋相，但基本上一切顺利。 从美国归来开始紧锣密鼓的推进今年的流片， 阅读全文

摘要： 今天下午ISSCC 2025发布会开完，CIM Session花落谁家终于清楚了。今年CIM被放到了Session 14，共录取七篇，投稿数如果和去年差不多的话，那么录取率应该是进一步下降了（去年录取了九篇）。只能说体感上来说就明显越来越卷。 还是先来看一下录取的Paper： 7篇都来自远东，两篇台 阅读全文

摘要： Standard Attention 标准Attention计算可以简化为： \[O = softmax(QK^T)V \tag{1} \]此处忽略了Attention Mask和维度归一化因子\(1/\sqrt{d}\)。 公式(1)的标准计算方式是分解成三步： \[S = QK^T \tag{2 阅读全文

摘要： 这里的资料来源于《Synopsys® Timing Constraints and Optimization User Guide, Version P-2019.03-SP4, September 2019》 下面图中这几种情况都是我在实际项目中碰到过的，因此有必要单独做个说明。 第一个是同步派生 阅读全文

摘要： 《综合与Design Compiler》笔记 一直没系统的整理过DC这块的东西，这里借助一个挺好的文档《综合与Deisgn Compiler》以及我自己的经验和理解来归总一下。 1. 综合是什么 综合是使用软件的方法来设计硬件，然后将门级电路实现与优化的工作留给综合工具的一种设计方法。它是根据一个系 阅读全文

摘要： 聊聊LLMs与CIM 1. LLMs的近况 首先对LLMs，即大语言模型做个简单的回顾，之前也写过长文介绍过来龙去脉。我们知道目前LLMs的基础是2017年提出的Transformer模型结构，更准确的说，现在LLMs中的主流方案是使用Decoder only的Transformer架构。LLMs的 阅读全文

摘要： Spyglass Lint工具可以用于RTL代码检查，包括了语法检查，位宽不匹配检查，综合性检查等。尽管我们知道Design Compiler也具备Lint功能，但Spyglass作为专用Lint工具有着更好的性能。 一般Spyglass Lint操作可以插入到RTL编写阶段，在综合前对代码质量进行 阅读全文

摘要： 随手弄了个Synopsys数字前端工程自动产生脚本，使用方式是在要创建工程的路径下python env_setup.py即可自动创建工程文件夹，随后进入prj子文件夹使用makefile调用工具即可。 写的比较仓促，有的功能没怎么测到，欢迎有bug或者修改意见在评论区反馈。 env_setup内容： 阅读全文

摘要： Tape-out Checklist Form Check Item Description Yes/No Note 设计文档检查 设计文档完善且与最新设计版本保持一致 验证文档检查 验证文档完善且记录了全部验证用例及结果 验证范围检查 验证条目已经覆盖了所有的电路模块以及整体电路 功能覆盖率检查 阅读全文

摘要： RRAM流片调试心得 去年进行了一次RRAM的流片工作，也是人生第一次流片，一些工作细节不便涉及，但是可以谈谈这次流片以及后续测试中碰到的问题，以便后续查阅。 芯片于UMC完成180nm的CMOS前道工艺，共生长5层金属（到V5），随后出Fab，送到所里生长RRAM和M6完成后道工艺，版图需要遵守工 阅读全文

摘要： manuscript和figure使用官网提供的模板（manuscript使用Arial Narrow字体，12pt，单栏，双倍行距，figure在2024年更新了模板，直接把图片导入模板中即可） manuscript和figure分别提交（以pdf形式） manuscript连带标题空格等不超过1 阅读全文

摘要： SRAM的Write Assist与Read Assist 简介 随着工艺节点的不断提升，诸如阈值电压的偏差，以及供电电压的减小，寄生电阻电容的影响等，都会越来越影响SRAM的稳定性。因此需要通过write Assist和Read Assist方法来提升SRAM的写入能力，可读性以及稳定性。 具体来 阅读全文

摘要： 大模型的推理加速综述 这次在CCF Chip会议还听到了许多对于大模型的研究报告，感觉非常有趣，现就几个比较有趣的技术点来阐述一下大模型推理加速时的细节问题。这里姑且对量化稀疏等基础通用方法不作太多论述，更多集中在大模型推理本身的一些有趣的加速技术上。 重点关注三个重要技术，Prefill & De 阅读全文

摘要： DRAM PIM综述 简介 前不久去上海参加了CCF Chip会议，听到了一些ISCA上关于DRAM PIM的工作，感觉非常有趣。ISSCC上除了DRAM PIM，还能见到很多eDRAM CIM类的工作，但是大体思路和目前架构那边做的DRAM PIM的思路差别还是挺大的，eDRAM主要还是片上集成， 阅读全文

摘要： 最近测试有些进展，但也碰到了许多令人尴尬的问题。 但问题不大，吸取经验教训才能进步。 说回到这次碰到的问题。片上做的i2c接口实测时发现读取出现问题，体验了一波从实测追溯到仿真的过程。具体来说： 如果有一套fpga代码有一套asic代码，版本管理做好，确保一致性 fpga验证pass不能代表asic 阅读全文