sasasatori

摘要： 大模型的推理加速综述 这次在CCF Chip会议还听到了许多对于大模型的研究报告，感觉非常有趣，现就几个比较有趣的技术点来阐述一下大模型推理加速时的细节问题。这里姑且对量化稀疏等基础通用方法不作太多论述，更多集中在大模型推理本身的一些有趣的加速技术上。 重点关注三个重要技术，Prefill & De 阅读全文

摘要： DRAM PIM综述 简介 前不久去上海参加了CCF Chip会议，听到了一些ISCA上关于DRAM PIM的工作，感觉非常有趣。ISSCC上除了DRAM PIM，还能见到很多eDRAM CIM类的工作，但是大体思路和目前架构那边做的DRAM PIM的思路差别还是挺大的，eDRAM主要还是片上集成， 阅读全文

摘要： 最近测试有些进展，但也碰到了许多令人尴尬的问题。 但问题不大，吸取经验教训才能进步。 说回到这次碰到的问题。片上做的i2c接口实测时发现读取出现问题，体验了一波从实测追溯到仿真的过程。具体来说： 如果有一套fpga代码有一套asic代码，版本管理做好，确保一致性 fpga验证pass不能代表asic 阅读全文

摘要： 对IC Flow的反思 博士期间已经经历过三次流片了，由于基本上没人带着走过流片的flow，很多事情自己第一次上手时主打一个误打误撞。所以每次流片结束之后，做复盘与反思就显得尤为重要。 这里还是对一些重要的个人认为的原则做一下记录，姑且当作checklist。 设计阶段 必须明确了设计目标，功能模块 阅读全文

摘要： SRAM CIM的后续发展之我见 目前CIM技术已经应用在诸多存储器上，如主流存储器SRAM，DRAM，Flash，以及新型NVM，如RRAM，PCM，FeRAM，MRAM等。其中SRAM CIM是一个进展较快的方向，主要受益于其工艺上的成熟性，与CMOS先进工艺的高度兼容，并且SRAM的高速度也是 阅读全文

摘要： 主要是需要使用虚拟机ubuntu上的cmake环境，但是为了GUI又不想搞WSL，在虚拟机上再装一个vscode又有点卡，所以用了这招。 基本上网上的方法照着来就行了。几个简单的小步骤稍微记录一下。 给虚拟机安装一下openssh并修改配置开放22端口（就很简单的跟着[1]来就行了） 虚拟机ifco 阅读全文

摘要： 模拟集成电路设计 10 结语 写下结语二字的时候，心情是复杂的，既有轻松亦有沉重。 轻松之处在于，这件耗时整整一年（从23年7月份开始启动，到24年7月份完成），总共15万余字的漫长博客系列，终于被我填完了。没有半途而废，善始善终，几乎把平时科研的空余时间都花费在这一件事上，如今回头看自己一路走来的 阅读全文

摘要： 模拟集成电路设计 9.4 ESD保护单元 ESD，即electrostatic discharge（静电放电）是集成电路设计中的一个经典问题。通常在电路的生产和使用过程中，很容易由于各种原因积累大量的静电电荷，一旦产生静电放电，极高的静电电压（可能\(>1000V\)）会对电路产生不可逆的破坏。因此 阅读全文

摘要： 模拟集成电路设计 9.3 采样保持电路 采样保持电路是集成电路中的一个重要组件，尤其是在数据转换器中。在许多情况下，使用采样保持（在数据转换器的前端）可以大大减少由于转换器内部操作中的延迟时间略有不同而导致的误差。 采样保持电路的一种最简单的实现方式如下图所示，当\(\phi_{clk}\)为高时， 阅读全文

摘要： 模拟集成电路设计 9.2 电平转换器 电平转换器是集成电路设计中的一个重要部分，常用于芯片多电压域低功耗设计和I/O中。我们知道在集成电路中，I/O电压与Core电压常常处于两个不同的电压域，因此我们需要使用电平转换器（level shifter）来将I/O电压降低到Core电压，或者将Core电压 阅读全文

摘要： 模拟集成电路设计 9.1 比较器 比较器可能是继放大器之后第二常用的电路元件，比较器用于判断一个信号是否大于或小于零，或者比较一个信号是否大于另一个。如我们之前的章节所见，比较器在ADC中非常常用。在其他的应用中也经常出现比较器，例如数据传输，开关电源稳压器等等。 一种最简单的比较器实现方式是使用开 阅读全文

摘要： 8.4.3 数控振荡器 在之前的章节中，我们介绍了一种简单得基于LC振荡器得数控振荡器方式，通过开关控制谐振电路中的电容值实现数控频率方式。 另一种更直接的利用模拟PLL中的LC振荡器VCO的方式是直接通过DAC的方式将数字码转换成模拟量，然后对电容施加控制。值得一提的是这种压控电容一般通过MOS 阅读全文

摘要： 8.4.2 时间-数字转换器 在上一节我们介绍了TDC的一种典型实现，即单延时链TDC，通过\(2^N\)的延迟单元和D触发器可以实现N bit的时间数字转换功能，但这种结构的分辨率受到延迟单元的最小延迟时间限制，即： \[LSB=\tau_{delay}=\frac{T}{2^N} \tag{8. 阅读全文

摘要： 8.4.1 全数字锁相环介绍 随着CMOS工艺的演进，数字电路的尺寸得到不断的微缩，工作电压不断的降低，这使得模拟PLL受到了许多挑战，如环路滤波器中无源器件尺寸庞大，即使在更先进的CMOS工艺下也无法缩小，如果改为片外器件又会引入额外噪声，并增加pad需求和PCB面积，如下图所示，一个典型的模拟P 阅读全文

摘要： 8.3.2 PLL中的抖动与相位噪声 在PLL中有若干种抖动源，具体来说包括： 输入参考的抖动\(\phi_{in}\) VCO中的抖动 环路滤波器产生的噪声 分频器产生的噪声 由于任何实际PLL中的抖动都相对较小，因此分析其在环路中和环路内的传播可以使用线性小信号模型。上面列出的噪声源出现在环路的 阅读全文

摘要： 8.3.1 抖动与相位噪声 不像大部分集成电路中的模拟信号以电压或电荷来承载信息，对于时钟波形来说，其重要方面在于其穿越某些特定阈值时的特定时间点。抖动是这些特定时间点上的随机偏差，而相位噪声是这些时间点上的随即偏差，相位噪声则是抖动的频域表示。由于抖动和相位噪声由热噪声和其他所有电路中存在的其他噪 阅读全文

摘要： 8.2.3 振荡器的相位噪声 振荡器的相位噪声是一个基本特征。因为不存在一个无损失的振荡器（那就是永动机了），任何振荡器都需要一些有源电路来维持振荡，而这些有源电路会引入噪声。具体哪个器件引入了噪声的机理很微妙，到了后来才逐渐变得易于理解。但是，相位噪声的现象学事实是公认的，并且足以作为集成电路振荡 阅读全文

摘要： 8.2.2 LC振荡器 LC振荡器是调谐振荡器的一个例子。环形振荡器使用有源放大器级来提供环路不稳定性所需要的180°相移，调谐振荡器向反馈环路中插入调谐（谐振）电路来提供相移。在LC振荡器的例子中，谐振是由一个并联的LC电路实现的。 一个简单的LC振荡器如下图(a)所示，其小信号差分半边电路如下图 阅读全文

摘要： 8.2.1 环形振荡器 在这一章节，我们将介绍振荡器的基本概念。环路振荡器可以分成若干种，但两种主要的分类依据是直接产生正弦信号还是产生方波（或者三角波）信号输出。正弦波输出振荡器常被用于一些频率选择或者反馈电路的调谐电路，而方波输出振荡器常被用于一个非线性反馈电路例如弛豫振荡器或者环形计数器。使用 阅读全文

摘要： 8.1.3 锁相环的锁相过程 为了理解PLL的锁相过程，我们可以考虑一个简单的例子。假定分频系数\(N=1\)，从而\(\phi_{div}=\phi\)。更进一步，假定输入信号一开始等于VCO的自由运行频率，系统一开始锁定在\(\phi_d=0\)，Dion给滤波器的输出\(V_{cntl}\)也 阅读全文