sasasatori

2024年6月27日

摘要： 7.5.5 折叠型ADC 我们刚了解完输入放大器的数量如何通过插值型架构来减少。但是对于一个N bit的ADC来说，仍然需要\(2^N\)个锁存比较器。这个大量的比较器数量可以通过折叠型ADC架构来减少。折叠型ADC架构类似于两步型ADC，一组LSB分离于一组MSB进行独立的查找。但是，相比两步型A 阅读全文

posted @ 2024-06-27 18:58 sasasatori 阅读(789) 评论(1) 推荐(0)

模拟集成电路设计系列博客——7.5.4 插值型ADC

摘要： 7.5.4 插值型ADC 插值型ADC如下图所示使用输入放大器，这些输入放大器在其阈值电压附近表现为线性放大器，但是可以在它们的差分输入够大时饱和。作为结果，后续的锁存器只需要决定放大器输出的符号，因为输入信号和阈值电压之差已经被放大。同时，连接到\(V_{in}\)的输入放大器数量通过在这些放大器阅读全文

posted @ 2024-06-27 16:53 sasasatori 阅读(599) 评论(0) 推荐(0)

模拟集成电路设计系列博客——7.5.3 两步型ADC

摘要： 7.5.3 两步型ADC 两步型ADC常被用于高速中精度的ADC。他们相比Flash ADC能够提供一些额外的优点。具体来说，两步型ADC需要更少的硅面积，消耗更少的能量，有着更小的电容负载，并且比较器需要分辨的电压相比Flash ADC更宽松。两步型ADC的吞吐率可以接近Flash ADC，尽管他阅读全文

posted @ 2024-06-27 15:21 sasasatori 阅读(442) 评论(0) 推荐(0)

2024年6月26日

模拟集成电路设计系列博客——7.5.2 周期型ADC

摘要： 7.5.2 周期型ADC 周期型ADC（或者叫算数ADC）与逐次比较型ADC的工作原理很像，但是与逐次比较型ADC每次减半参考电压不同，周期型ADC每次保持参考电压不变，而将误差电压放大两倍。一个有符号周期型ADC的流程图如下图所示：周期型ADC的结构图如下图所示[McCharles, 1977; 阅读全文

posted @ 2024-06-26 21:57 sasasatori 阅读(273) 评论(0) 推荐(0)

模拟集成电路设计系列博客——7.5.1 积分型ADC

摘要： 7.5.1 积分型ADC 积分型ADC是一种流行的对于慢速信号做高精度数据转换的方式。这类ADC有着非常低的失调与增益误差，且高度线性。更进一步的优势是积分型ADC在实现时仅仅需要很少的电路。积分型ADC的一个常用场景是用在测量仪器中，例如电压表或者电流表。双斜积分型ADC的简化架构图如下图所示：阅读全文

posted @ 2024-06-26 21:27 sasasatori 阅读(750) 评论(0) 推荐(0)

模拟集成电路设计系列博客——7.4.5 多比特Σ-Δ ADC

摘要： 7.4.5 多比特Σ-Δ ADC 尽管1bit过采样ADC有着可以实现高线性度的优点，但其也有一些缺点。例如，动态范围小；1bit过采样ADC可能会由于反馈中的高度非线性出现不稳定；还有闲音（idle tones）的问题，即当输入信号接近直流或者是一个幅值为很小的正弦波时，在输出端就会产生一个很明显阅读全文

posted @ 2024-06-26 19:12 sasasatori 阅读(567) 评论(0) 推荐(0)

模拟集成电路设计系列博客——7.4.4 Σ-Δ ADC的抽取滤波器

摘要： 7.4.4 Σ-Δ ADC的抽取滤波器有许多在过采样ADC中实现数字抽取滤波器的方式，这里我们会介绍多级和单级两种流行方法。首先介绍通过多级方法实现抽取滤波器，如下图所示：此处，第一级的FIR滤波器\(T_{sinc}(z)\)消除了许多量化噪声，使得其输出可以降采样到奈奎斯特频率的四倍（即\ 阅读全文

posted @ 2024-06-26 17:00 sasasatori 阅读(793) 评论(0) 推荐(0)

2024年6月25日

模拟集成电路设计系列博客——7.4.3 Σ-Δ ADC的调制器

摘要： 7.4.3 Σ-Δ ADC的调制器一个通用的\(\Delta \Sigma\)调制器与其线性模型如下图所示：这个结构被称作插值结构，类似于通过一个运放和反馈形成的放大器。在这个结构中，当运放增益很高时，反馈降低了运放输出级在反馈放大器输出信号中的低频噪声。在高频，当运放增益低时，噪声无法得到减小阅读全文

posted @ 2024-06-25 21:58 sasasatori 阅读(676) 评论(0) 推荐(0)

模拟集成电路设计系列博客——7.4.2 Σ-Δ ADC的系统架构

摘要： 7.4.2 Σ-Δ ADC的系统架构一个Σ-Δ 过采样ADC的架构如下图所示：第一级是一个连续时间抗混叠滤波器，需要限制输入信号低于过采样频率\(f_s\)的一半。当过采样率很大时，抗混叠滤波器往往可以分常见大，例如一个简单的RC低通滤波器。在抗混叠滤波器之后，连续时间信号\(x_c(t)\)被阅读全文

posted @ 2024-06-25 18:23 sasasatori 阅读(393) 评论(0) 推荐(0)

2024年6月24日

模拟集成电路设计系列博客——7.4.1 过采样ADC的基本介绍

摘要： 7.4.1 过采样ADC的基本介绍过采样ADC对于高精度，中低速应用来说非常流行。例如高质量数字音频处理和一些无线系统中的基带信号处理。它们如此流行的一个主要原因是过采样ADC降低了对于模拟电路的需求，转而需要更多复杂的数字电路。这种权衡随着亚微米CMOS工艺逐渐成熟，高速数字电路越来越容易实现而阅读全文

posted @ 2024-06-24 21:50 sasasatori 阅读(482) 评论(0) 推荐(0)

In-/Near-Memory Computing 《存内/近存计算》

摘要： In-/Near-Memory Computing 《存内/迳存计算》作者：Daichi Fujiki, Xiaowei Wang, Arun Subramaniyan, and Reetuparna Das University of Michigan, Ann Arbor 翻译： Yiyang 阅读全文

posted @ 2024-06-24 20:53 sasasatori 阅读(4135) 评论(1) 推荐(2)

《阻变存储器 Resistive Random Access Memory(RRAM)》——从器件到阵列结构（From Devices to Array Architectures）

摘要：《阻变存储器 Resistive Random Access Memory(RRAM)》——从器件到阵列结构（From Devices to Array Architectures） [原] Shimeng Yu ，[译] Yiyang Yuan 摘要（Abstract）阻变存储器（Resisti 阅读全文

posted @ 2024-06-24 20:39 sasasatori 阅读(5561) 评论(1) 推荐(0)

模拟集成电路设计系列博客——7.3.2 Flash ADC的设计问题

摘要： 7.3.2 Flash ADC的设计问题接下来我们讨论一些在构建高速Flash ADC时需要被解决的关键设计问题。输入电容负载：大量的比较器被连接到\(V_{in}\)上，导致节点\(V_{in}\)是有着一个大的寄生负载。这样一个大的电容负载一般会限制Flash ADC的速度，并且需要一个强力阅读全文

posted @ 2024-06-24 16:43 sasasatori 阅读(676) 评论(0) 推荐(0)

2024年6月23日

模拟集成电路设计系列博客——7.3.1 并联比较型ADC基本介绍

摘要： 7.3.1 并联比较型ADC基本介绍并联比较型ADC（后续都称作Flash ADC）是实现超高速转换器的标准方式。Flash ADC的输入信号被并行的馈入\(2^N\)个比较器中，如下图所示：每个比较器被连接到电阻串的节点上。任何连接到电阻串节点的比较器，如果\(V_{ri}\)大于\(V_{i 阅读全文

posted @ 2024-06-23 16:58 sasasatori 阅读(528) 评论(0) 推荐(0)

2024年6月19日

模拟集成电路设计系列博客——7.2.3 每阶段k-bit流水线ADC

摘要： 7.2.3 每阶段k-bit流水线ADC 通过增加中间级增益和每级的比较器可以在每级解析多于1比特。信号流图类似之前介绍的每次迭代2比特的逐次逼近型ADC。一个通用的k比特级如下图所示： k比特副ADC的非线性可以通过增加额外的比较器通过数字方式来校正，类似于每级1.5比特架构[Lewis, 199 阅读全文

posted @ 2024-06-19 19:05 sasasatori 阅读(136) 评论(0) 推荐(0)

2024年6月18日

模拟集成电路设计系列博客——7.2.2 每阶段1.5-bit流水线ADC

摘要： 7.2.2 每阶段1.5-bit流水线ADC 在每一级中增加一个比较器可以形成每级1.5比特架构，如下图所示[Lewis, 1992]：每一级对输入进行一个三级量化： \[V_{i,x}=(b_{i,0}-0.5)\frac{V_{ref}}{4}+(b_{i,1}-0.5)\frac{V_{re 阅读全文

posted @ 2024-06-18 20:56 sasasatori 阅读(735) 评论(0) 推荐(0)

模拟集成电路设计系列博客——7.2.1 流水线ADC基本介绍

摘要： 7.2.1 流水线ADC基本介绍流水线ADC和逐次比较型ADC类似，通过迭代搜索查找能够精确反应模拟输入信号的数字码。但是，相比较于通过单个模拟电路执行迭代，流水线ADC有着独立的模拟级来专门执行每次转换。流水线ADC的信号流如下图所示：所有的模拟级在每个时钟周期时进行工作，并且每个执行一个差分阅读全文

posted @ 2024-06-18 18:54 sasasatori 阅读(761) 评论(0) 推荐(0)

2024年6月14日

模拟集成电路设计系列博客——7.1.6 多比特SAR ADC

摘要： 7.1.6 多比特SAR ADC 我们目前讨论的逐次逼近型ADC在每个周期都通过单次的比较将搜索空间一分为二。这个搜索可以通过在每个周期进行多次比较来实现加速，每次将搜索空间切分为更小的区域。例如，如果我们想要猜测一个1到128之间的数时，我们除了提问“这个数是否大于64”，还可以同时提问“这个数是阅读全文

posted @ 2024-06-14 22:57 sasasatori 阅读(266) 评论(0) 推荐(0)

模拟集成电路设计系列博客——7.1.5 SAR ADC中的错误纠正

摘要： 7.1.5 SAR ADC中的错误纠正片上部件的最佳匹配精度可以达到百分之0.1，但是这对于有着10比特及以上精度的SAR ADC来说仍然不够，因此需要一种校正手段。其中一种用于获得16比特线性ADC的错误纠正方式如下图所示[Lee, 1984]：在这种方式中，MSB部分通过二进制权重电容阵列来阅读全文

posted @ 2024-06-14 22:37 sasasatori 阅读(324) 评论(0) 推荐(0)

模拟集成电路设计系列博客——7.1.4 电荷重分布SAR ADC的速度估计

摘要： 7.1.4 电荷重分布SAR ADC的速度估计电荷重分布SAR ADC的主要速度限制来自于电容阵列和开关构成的RC时间常数。为了估计这个时间，考虑电容阵列复位后的简化模型，如下图所示：此处\(R\)，\(R_{s1}\)和\(R_{s2}\)表示位线，\(S_1\)和\(S_2\)开关上的开态电阅读全文

posted @ 2024-06-14 20:36 sasasatori 阅读(227) 评论(0) 推荐(0)

Loading

公告