摘要：
42. 构建一个ALU模块 先构建一个4位寄存器 做一个只能算加法的简易的ALU 阅读全文
posted @ 2025-07-16 17:12
秦瑞迁
阅读(246)
评论(0)
推荐(0)
摘要：
41. 构建一个好用的8位寄存器 不用在意高阻态，OE是控制读的，加下拉电阻变成0了 把按钮换回时钟输入，方便我们接下来使用 简化与抽象：8位寄存器的封装与功能解析 为降低计算机系统的理解复杂度，需对底层硬件进行功能封装——将复杂电路抽象为“输入-输出-控制”接口。以下以8位寄存器为例，解析其设计目 阅读全文
posted @ 2025-07-16 16:48
秦瑞迁
阅读(261)
评论(0)
推荐(0)
摘要：
40. 计算机系统里面的重要概念 计算机系统核心组件解析 计算机系统的高效运行依赖多个硬件组件的协同工作。以下从底层逻辑出发，系统梳理核心组件的功能、结构及交互关系，构建计算机体系的基础认知。 一、核心组件的功能与定义 1. ALU（算术逻辑单元，Arithmetic Logic Unit） ALU 阅读全文
posted @ 2025-07-16 16:36
秦瑞迁
阅读(245)
评论(0)
推荐(0)
摘要：
38. 构建内存单元格和内存地址 39. 内存条的堆叠工艺 构建一个\(4\times 4\)的内存单元 用时间换空间，每个时刻只有一个元件干活，串行 用隧道连接str，隧道有点像MC的末影物流那种MOD哈哈哈 16个内存地址，4位二进制就够了 前两位地址代表行，后两位地址代表列 对应如下： 译码器 阅读全文
posted @ 2025-07-16 16:32
秦瑞迁
阅读(242)
评论(0)
推荐(0)
摘要：
37. 内存单元格的构建 内存地址：从并行到串行 先设计一个内存单元格， 内存单元格要自己自己在哪一行和哪一列，需要有row和 column 内存单元要有ld(load）读的控制 内存单元要有str(store）存的控制 内存单元要有数据的输入 （1）直接存，存不进去，必须先选中行和列 （2）选中行 阅读全文
posted @ 2025-07-16 15:41
秦瑞迁
阅读(234)
评论(0)
推荐(0)
摘要：
36. 优化内存的走线 寄存器、内存设计与时间空间权衡策略 一、寄存器的信号线构成与扩展 寄存器是CPU内部的高速临时存储单元，其信号线数量由数据位宽和控制信号共同决定。 1. 16位寄存器的信号线计算 一个完整的16位寄存器需传输以下信号： 数据输入（Din）：16条线（对应16位二进制数据，每位 阅读全文
posted @ 2025-07-16 15:31
秦瑞迁
阅读(252)
评论(0)
推荐(0)
摘要：
35. 利用继电器构建一个驱动器 继电器控制电路开关，就能实现使能端（上节课） 驱动器演示： 其实驱动器就是个继电器，灰色表示高阻态，需要补一个下拉电阻 阅读全文
posted @ 2025-07-16 15:24
秦瑞迁
阅读(256)
评论(0)
推荐(0)
摘要：
34. 带有边缘触发的寄存器的实现 en是使能端，就是高电平才能让这个寄存器工作，低电平不工作 阅读全文
posted @ 2025-07-16 15:17
秦瑞迁
阅读(231)
评论(0)
推荐(0)
摘要：
32. 使用元器件数列的计算 说明数电这些元器件都是套娃，没讲别的 33. 时钟的概念 带边缘触发的锁存器与时钟信号原理 一、为什么需要时钟信号？ 计算机系统（如CPU）需协调多步骤操作（如指令执行、数据传输），若各部件“自由运行”，会因节奏混乱导致错误。类比“划船”：船工需同步划桨（听统一口号）， 阅读全文
posted @ 2025-07-16 15:09
秦瑞迁
阅读(265)
评论(0)
推荐(0)
浙公网安备 33010602011771号