当前标签：verilog

generate for-loop：100-bit binary adder2

江左子固 2023-04-20 11:01 阅读:72 评论:0 推荐:0

combinational for-loop：255-bit population count

江左子固 2023-04-20 10:52 阅读:30 评论:0 推荐:0

combinational for-loop：vector reversal 2

江左子固 2023-04-20 10:48 阅读:37 评论:2 推荐:0

reduction：even wider gates

江左子固 2023-04-20 10:44 阅读:9 评论:0 推荐:0

reduction operators

江左子固 2023-04-20 10:36 阅读:22 评论:0 推荐:0

conditional ternary operator

江左子固 2023-04-20 10:28 阅读:39 评论:0 推荐:0

avoiding latches

江左子固 2023-04-20 10:12 阅读:20 评论:0 推荐:0

priority encoder with casez

江左子固 2023-04-20 09:58 阅读:39 评论:0 推荐:0

priority encoder

江左子固 2023-04-20 00:27 阅读:58 评论:0 推荐:0

case statement

江左子固 2023-04-20 00:15 阅读:13 评论:0 推荐:0

if statement latches

江左子固 2023-04-19 23:58 阅读:20 评论:0 推荐:0

if statement

江左子固 2023-04-19 23:46 阅读:12 评论:0 推荐:0

always blocks（clocked）

江左子固 2023-04-19 23:33 阅读:46 评论:0 推荐:0

always blocks(combinational)

江左子固 2023-04-19 23:24 阅读:24 评论:0 推荐:0

carry-select adder

江左子固 2023-04-19 14:23 阅读:62 评论:0 推荐:0

add2

江左子固 2023-04-19 14:01 阅读:70 评论:4 推荐:0

adder1

江左子固 2023-04-19 12:11 阅读:32 评论:0 推荐:0

modules and vectors

江左子固 2023-04-19 11:41 阅读:36 评论:0 推荐:0

three modules

江左子固 2023-04-19 10:56 阅读:14 评论:0 推荐:0

hdlbits-module name

江左子固 2023-04-19 10:44 阅读:16 评论:0 推荐:0