所长

摘要： 加上 spi_clk ， 使用 gpio 观察 代码 执行逻辑 ！！！ /////////////////////////////////////////////////////////////////////////////////////////////////// // Company: <N 阅读全文

摘要： 使用 cs 引脚 触发 ， 使用 gpio0 输出触发信号，使用 逻辑分析仪 观察输出信号， 了解 FPGA 工作逻辑！！！ 我觉得这个功能 ，类似 C代码的 printf 啊 ！！！ ///////////////////////////////////////////////////////// 阅读全文

摘要： `timescale 1ns / 1ps module spi_slave( input wire spi_clk_0, // spi_cs input wire spi_clk_1, // spi_clk input wire spi_mosi, output wire spi_miso, out 阅读全文

摘要： 1、 不要整个 extern, 对于主机来讲， 只是引出 对应的 4根 引脚即可，例如： 存在 毛刺的现象， 项目后期有时间 ，再来解决 这个问题； 阅读全文

摘要： 1、kicad 更新太快了， 当前使用版本 V9.0.3 2、在工程页面，文件→新建作业集文件 3、选择 生成 物料清单 4、选择 编辑页面， 选择输出的字段，打对号就可以， 选择 按照 那个字段进行分组， 我是按照 数值来分组； 5、选择 导出 页面， 选择 导出格式 点击 保存即可； 6、 右下 阅读全文

摘要： 1、 使用 官方 提供的 库， 太繁琐了； 2、手写寄存器 ，编程 ， 发现 就 4个寄存器，非常简单 ，定义如下 ： 官方手册：https://docs.amd.com/v/u/en-US/pg142-axi-uartlite 3、 什么情况下 会触发中断 Interrupt Control - 阅读全文

摘要： module top ( input wire clk, // 25 MHz，管脚 F8 output wire led1, // LED1，管脚 E3 ); // 直接拉高，LED 常亮 assign led1 = 1'b1; endmodule 阅读全文

摘要： 1、方式一：portYIELD 触发软中断 #define portYIELD() __asm volatile ( "SWI 0" ::: "memory" ); 汇编中断指令 SWI ，产生软件中断； FreeRTOS_SWI_Handler 软中断服务函数，进行任务切换； 2、方式二：tick 阅读全文

摘要： 1、 ZYNQ QSPI TX FIFO 写入 方式有 4中， 分别是 1字节，2字节，3字节，4字节 ，分别对应 寄存器 XQSPIPS_TXD_01_OFFSET 1字节 XQSPIPS_TXD_10_OFFSET 2字节 XQSPIPS_TXD_11_OFFSET 3字节 XQSPIPS_TX 阅读全文

摘要： 总结放在前面： 1、CS 使用 手动模式， 因为 在 写TX FIFO过程中，被别的线程或者中断打断， 填充 TX FIFO 的速度小于 QSPI 传输速度，则会导致，CS自动模式下，会自动拉高，导致 后续数据 读写失败，因为CS拉高 ， FLASH 认为上一个命令 完成了，所以失败； 2、if m 阅读全文