所长

摘要： 软件环境： Microchip SoftConsole v2022.2-RISC-V-747 硬件环境：microchip.com/en-us/development-tool/mpfs-icicle-kit 一、配置fpgenprog.exe环境变量，参考： PolarFire® SoC soft 阅读全文

摘要： 软件版本 Microchip SoftConsole v2022.2-RISC-V-747 PolarFire® SoC Software Development and Tool Flow User Guide 14:05:29 ERROR - Failed to detect fpgenprog 阅读全文

摘要： 解决问题的办法，使用 External Tools 烧录程序到 eNVM softconsole fpgenprog.exe 路径错误 导致 无法烧录 eNVM 程序 - 所长 - 博客园 elf 解析信息 riscv64-unknown-elf-size --format=sysv --total 阅读全文

摘要： Demo 来自 mpfs-mmuart-interrupt deepseek 给增加的中文注释， 总结如下： mss_entry.S 是 Microchip MPFS HAL 嵌入式系统的启动引导汇编代码，负责系统上电或复位后的底层初始化工作，为后续 C 语言环境的执行做好准备。 核心功能模块 启动 阅读全文

摘要： HART: 在现代RISC-V架构中，Hart 指的是一个 Hardware Thread（硬件线程）。 阅读全文

摘要： PolarFire Family Power-Up and Resets User Guide PolarFire SoC MSS Technical Reference Manual PolarFire® SoC Software Development and Tool Flow User Gu 阅读全文

摘要： PolarFire SoC MSS Configurator User Guide 文档分析与 .xml 文件作用解析 根据您提供的上下文，该文档描述的是一个针对Microchip PolarFire SoC FPGA的裸机示例项目的结构和构建流程。其核心是建立FPGA硬件设计（在Libero软件中 阅读全文

摘要： PolarFire® SoC 产品概述 灵活的2 MB L2存储器子系统，其SECDED可配置为： – 16路组关联L2高速缓存 – 松散集成存储器（Loosely Integrated Memory，LIM）模式用于确定性访问 – 高速暂存存储器一致性模式，可跨内核共享消息 首先，理解这三个术语在 阅读全文

摘要： 链接文件来自：mpfs-uart-mac-freertos_lwip 1、硬件环境： PolarFire SoC Icicle Kit | Microchip Technology 开发板 5-core RISC-V CPU (1× E51, 4× U54) Low-power PolarFire 阅读全文

摘要： DDR training ... Passed ( 2940 ms)[3.34976] DDR-Lo size is 32 MiB [3.39559] DDR-Hi size is 1888 MiB OpenSBI v1.2 ____ _____ ____ _____ / __ \ / ____| 阅读全文