所长

摘要： HART: 在现代RISC-V架构中，Hart 指的是一个 Hardware Thread（硬件线程）。 阅读全文

摘要： PolarFire Family Power-Up and Resets User Guide PolarFire SoC MSS Technical Reference Manual PolarFire® SoC Software Development and Tool Flow User Gu 阅读全文

摘要： PolarFire SoC MSS Configurator User Guide 文档分析与 .xml 文件作用解析 根据您提供的上下文，该文档描述的是一个针对Microchip PolarFire SoC FPGA的裸机示例项目的结构和构建流程。其核心是建立FPGA硬件设计（在Libero软件中 阅读全文

摘要： PolarFire® SoC 产品概述 灵活的2 MB L2存储器子系统，其SECDED可配置为： – 16路组关联L2高速缓存 – 松散集成存储器（Loosely Integrated Memory，LIM）模式用于确定性访问 – 高速暂存存储器一致性模式，可跨内核共享消息 首先，理解这三个术语在 阅读全文

摘要： 链接文件来自：mpfs-uart-mac-freertos_lwip 1、硬件环境： PolarFire SoC Icicle Kit | Microchip Technology 开发板 5-core RISC-V CPU (1× E51, 4× U54) Low-power PolarFire 阅读全文

摘要： DDR training ... Passed ( 2940 ms)[3.34976] DDR-Lo size is 32 MiB [3.39559] DDR-Hi size is 1888 MiB OpenSBI v1.2 ____ _____ ____ _____ / __ \ / ____| 阅读全文

摘要： 文档参考 ： PolarFire-SoC 中文简述 PolarFire-SoC github polarfire-soc/polarfire-soc-bare-metal-examples: Bare metal example software projects for PolarFire SoC 阅读全文

摘要： 1、英文 Bare metal 裸机， 官方例程地址：polarfire-soc/polarfire-soc-bare-metal-examples: Bare metal example software projects for PolarFire SoC ， FreeRTOS 路径是： dri 阅读全文

摘要： DG0635 | Application Note | Microchip Technology 学习官方 demo , 使用 BIBUF 把三个引脚 合成一个引脚 ，连接到 PHY 即可： 阅读全文

摘要： 在工程设置里，关闭 Reserve pins for probes 复选 即可： 这样 我的 M2S010-MKR-KIT 开发板， GMII_TX_ER 引脚就可以配置 47 了： DS0115: SmartFusion2 Pin Descriptions Datasheet 阅读全文