03 2023 档案
摘要：DRC错误代码 代码相关对象说明单一字符代码 LLine走线PPin元件脚VVia贯穿孔KKeep in/out允许区域/禁止区域CComponent元件层级EElectrical Constraint电气约束JT-Junction呈现T形的走线IIsland Form被Pin或Via围成的负片孤铜
阅读全文
摘要：选择好库： mark点需要在库中，封装需要相关焊盘的psm文件，文本文件，bra文件等等 整板添加地孔： 增加层之间连接性，性能更好 设置好栅格，执行复制命令 调整位号丝印： 设置位号文本大小 位号丝印方向一致 执行丝印大小 检测丝印： 利用刷子，改变每个元件颜色，来检测位号 添加文本：
阅读全文
摘要：检测PCB连通性： 板子界面放大，跳转到DRC错误界面 删除单端走线与过孔： 删除死铜： 查看死铜数- 删除死铜- 尺寸标注： 显示对应层- 设置显示单位-
阅读全文
摘要：生成钻孔表： 制板给板厂辅助参考作用 选择组移动表格 生成geriber： 生成钻孔： 规则钻孔- 不规则钻孔-不是圆形或者方形
阅读全文
摘要：铺地平面铜： 更新铜皮： 挖铜： 设置禁止区域； 转换铜皮： 合并铜皮：
阅读全文
摘要：布局： 固定的器件先放置好 优先摆放重要的功能的模块，然后是次要的 好的布局为后期走线准备，考虑走线通道 dc电容都是先大后小摆放，进小靠近元件，出大靠近元件，先过滤低频，再高频 摆放元件： PCB执行移动元件命令，利用原理图交互功能选中元件，alt+tab切换到PCB中移动元件 整板扇出： 短线-
阅读全文
摘要：绘制板框Outline： 利用命令行画板框 routekeepin区域： 定义走线的区域大小 只有封闭的板框才能使用Z-copy命令绘制routekeepin区域 处理操作：选择好命令对象，单击板框即可生成
阅读全文
摘要：表贴焊盘： 宽度适当补偿0.1mm，长度补偿0.4mm(看实际焊盘制作) 阻焊大于焊盘0.1mm 制作封装： 调用库路径才能调取之前焊盘 栅格0.127mm，单位mm 文本参数 封装组成：焊盘，丝印，位号，placebound（封装大小，元件重叠提示重叠冲突）区域 做封装：定好原点，放置焊盘，利用命
阅读全文
摘要：封装名称不能出现-小数点-斜杆 ；大小写不区分 添加封装名称： 双击元件，进入属性，填写好单击应用，退出 批量更改-选中原理图，右键选择；批量复制封装名称-选择几个框名称就能粘贴几个框名称 显示封装名称： 编辑元件，双击空白，进入页面，新建封装名称，再进入显示设置 更改title： 器件重新编号不能
阅读全文
摘要：新建工程： 新建原理图的页面大小： 电源与地-各自名称必须一样 器件编号有横杠： 不处理也可以 选择单独器件或者全部框选，右键Unset
阅读全文
摘要：电源的重要性,了解重要的信号 管脚一定放置在格点上面 打开原理图封装的工具条: 阵列放置引脚: 改变原理图封装的属性名字: 编辑管脚属性: 选中多个管脚,右键编辑属性 管脚名称与编号的显示/隐藏： 新建原理图封装空白处，双击打开 原理图封装栅格是否捕捉： 画圆：按住shift画圆，椭圆变成圆形状
阅读全文
摘要：1mm板厚，1.4mil铜箔，1080pp片3mil，绿油0.5mil 阻抗匹配： Diff 100欧-3.93mil-6mil间距 差分线间距（线对之间，线内） 线内： 线对： 框选区域删除（右键） 按照设定规则走线间距：（右键-route spacing） 区域规则：（针对芯片） 利用铜皮和选择
阅读全文
摘要：小电源走走线层出线/铺铜，拉出芯片 PMIC： 电感的铺铜面积，查看电流表配置 铺铜： 静态铜： 选择静态铜，右键选择网络 重要信号不超过三个过孔
阅读全文
摘要：铺铜： 铺铜分割线： 铺铜分割线均匀大小 正常铺铜： 选择动态铺铜，选择网络 DDR网络铺铜： 包含参考层所有网络和电源（走线12mil外） 铺铜拆除内盘：勾选没有使用的焊盘 铺铜： 优先信号层走线或者铺铜都行。保证底层地平面完整，尽量不考虑第七层 先在第一电源层铺大电流的电源层
阅读全文
摘要：放置芯片电容：适当删除过孔（电源 - 地-3减去1） DDR设置T型结构： 设置一个T点网络，点击T型一个焊盘点，右键插入T点，再分别点击焊盘，建立T点结构 设置多个T点结构： 调用T点结构： 把生成的T点分配到过孔中心： 利用栅格或者右键捕获到过孔 DDR的T点等长设置： 设置等长基准线： 查看等
阅读全文
摘要：复制T型中心走线： 复制： Edit-Copy 添加每一个网络的T点 T点拓扑结构有问题： 删除到过孔一小段走线，重新连接 差分线黄色： 差分线走线不好 6层RVEF从顶层走线 不同组数据线3W边缘间距 最长最短等长（PADS绝对等长）、相对等长1450（数据组与时钟满足150ps内长度） 绝对等长
阅读全文
摘要：mil精度—2mil，mm精度—4mil 栅格设置： 等份栅格： 方便拉线 Allegro可以设置等份栅格：如 5 5 5 5 5 把一个25栅格分成5个等份。界面上会间隔4个栅格后显示一个大一点的栅格。 走线模式： 模式介绍： 走线到焊盘处拐线： 走线连接模式下，右键，取消enhanced pad
阅读全文
摘要：DDR：对齐过孔方式 各自通道之间距离相同才能复制布线到另外一个通道 DDR与CPU的距离： 2片DDR间距 - 焊盘之间320mil左右（相距为整数，好画中心线距离，最近的焊盘） DDR到CPU间距 - 焊盘之间250mil以上（最近的焊盘） VERF的电阻容在2片底下居中摆放 ZQ脚电阻靠近芯片
阅读全文
摘要：封装库： 放置在cadence软件安装第一层目录下的新建Lib文件夹 allegro加载库路径： 生成网表： 放置元件： 手动单个： allegro条件 - 开启同步+打开手动放置窗口+原理图与PCB关联 原理图选中元件，pcb放置元件 模块化ROOM放置： 自动全部： 元件移动不显示位号： 设置a
阅读全文
摘要：导出与复用封装： 表贴封装直接复制到自己库路径使用 通孔-包含原来板子的层叠信息，删除好叠层信息，更新到封装里面，拷贝到新的文件夹，再重新打开封装，导出到自己的库路径 正常处理：到导出文件夹，选择需要的封装DRA后缀，打开再导出到自己的库路径 通孔焊盘处理： 查看PCB板子的pin数： 选择属性命令
阅读全文
摘要：加密PCB文件： 复用parameters（板子准备参数）： 新建的板子，叠层的名称必须一样，才能导入 导入：
阅读全文
摘要：使用gerber快速切换自定义的视图： 设置好gerber才能使用这功能 生成制板文件： gerber文件设置好，生成制板文件 生成钻孔： 规则钻孔： 不规则钻孔： gerber文件夹：
阅读全文
摘要：Gerber文件： 清楚每个文件夹添加什么subclass 复制：右键copy 开窗-没有绿油 参数配置设置： 每个文件夹对象未定义的线宽设置4mil，根据绘制PCB选择公制还是英制单位，精度选择 添加Subclass：
阅读全文
摘要：更改钻孔符号及生成钻孔表： 低版本PCB文件： 不支持的属性会被移除
阅读全文
摘要：删除单端走线和多余过孔: 处理：走线与过孔这两项 单击位置信息，跳转到相对于的位置 添加和删除尺寸标注： 选择标注命令，右键选择标注选项，Find对象为铜皮，单击边框 设置显示单位，类型 删除： 添加和删除泪滴： 一般添加的是通孔，过孔和焊盘不添加 处理：选择命令，对象为pin 取消高亮所有对象：
阅读全文
摘要：设置文本参数： 处理：位号大小 批量更改位号尺寸： 选择好命令，框选位号 调整位号： 位置空间问题，位号利用2D线指示相应元件位置 垂直-字母竖直朝下，水平-字母水平朝左 背面利用翻转板子命令，摆放位号 添加文本丝印：
阅读全文
摘要：铺铜： 大部分选择不规则形状绘制 静态与动态铜皮区别： 静态铜皮不会避让其他对象，动态铜皮避让其他对象 更改铜皮网络： 选择铜皮命令 合并铜皮： 要求：铜皮类型属性一样，同一层，网络一样，有重叠的地方 镂空铜皮： 挖去一块区域铜皮（变压器底下，天线隔层参考） 选择命令，单击选择网络，绘制区域 编辑铜
阅读全文
摘要：电源层铜皮分割： 电源层分割-满足载流；铺多个电源网络；注意·跨分割 选择动态铜皮类型绘制，自动避让 铜皮不避让可以提升铜皮优先级，选择铜皮命令，右键选择提升优先级命令 铜皮层间形状复制： 选择铜皮命令，单击选择铜皮，右键复制铜皮命令到其它层（勾选其它层，动态，保持网络） 删除孤铜： 先优化大的铜皮
阅读全文
摘要：外扩与内缩铜皮： 操作：Find对象为铜皮，单击铜皮，右键选择命令，options执行参数命令 处理：绘制对应的阻焊铜皮 铜皮优先级： 选择铜皮命令，单击铜皮，右键优先级命令 内部铜皮优先级必须高于外面的铜皮，才能避让 显示与隐藏铜皮：
阅读全文
摘要：批量更改线宽： 勾选对象为线（改变当前层的线宽） 批量更改走线层： 设置差分对过孔间距： 差分对过孔间距太大，阻抗变化大 蛇形走线： 绕小波，差分对内使用（对阻抗影响小） 弧形反射小 常规3W，空间问题2W 绕线过程中，右下脚显示当前的线长度与基准线等长问题 设置走线显示条： 优化走线的方式： Sl
阅读全文
摘要：设置DRC图标大小： 快速复制走线过孔，手动扇出： 执行复制命令，勾选对象为走线与过孔 走线变为弧形线AICC功能： 自动绕等长AIDT功能： 整幅的高度不能太高 批量替换过孔： 替换单个过孔，替换当前所有类型的过孔 BGA封装的扇出： BGA提前扇出，再放置阻容布局 设置好约束管理器的线宽规则，电
阅读全文
摘要：走线： 窗口选择命令 左键单击，完成一部分走线 群组走线： 对象是过孔，焊盘，走线 执行走线命令，勾选好对象，框选好对象，右键Route spacing。变跟数据线-右键change control trace命令，再单击走线。右键单个走线模式 显示与隐藏飞线： 方格方式隐藏电源/地网络飞线： 执行
阅读全文
摘要：创建DDR3等长组： 创建class组，在组基础上，每个网络建立管脚对（等长就是管脚对之间的等长关系） 再把每个管脚对建立等长组，设置走线长度误差值 创建基准线：在误差值的框，右键选择Set as target 设置规则开关： 原理：开关不打开，软件无法实时检测PCB错误 主要以下三项：电气，间距，
阅读全文
摘要：创建X-net: 等长的时候,多根网络为一根网络 进入规则: 删除模型:
阅读全文
摘要：设置物理规则： 线宽，差分对间距，过孔（默认过孔为顶部那个，使用其他过孔需要在走线过程中option调取其他过孔） 默认是单根走线线宽的规则 调取规则power Netclass（创建一个网络组）： 设定好的规则赋予为特定网络，生成规则设计 创建差分对： 选择网络 间距规则： 区域规则： 比如在BG
阅读全文
摘要：移动不规则区域器件： 执行移动命令，右键选择方式 绘制package keepout禁止摆放元件区域： 利用DRC查看错误 批量更新封装： 前提设置好封装库路径 恢复元件欠缺部分操作（Refresh Symbol instance）： 执行放置模式，Find选择元件对象，单击元件，右键Refresh
阅读全文
摘要：布局复用： 放置模式、选择对应的模块，右键新建复用模块，保存好；框选好同样的元件，右键调取复用模块 介绍CM约束管理器： 第一个栏目（电气）：等长，差分对，走线长度等等、 第二个栏目（物理）：走线线宽，差分对的对内线间距，添加过孔-等等 第三个栏目（间距）：对象的间距 第四个栏目：相同网络间距规则
阅读全文
摘要：显示特定得subclass： 打开板框。焊盘。元件顶底层的丝印。看习惯打开位号 保存当前打开的subclass： 命令行创建subclass视图。加载subclass视图。显示上一个视图 移动命令： 执行移动命令，选择好Find与option所需的选项。在原理图单击器件，PCB就会自动执行移动相应的
阅读全文
摘要：走线，焊盘，动态铜皮显示网络名称。静态铜皮与过孔不能显示网络名称 Z-copy复制一个Router Keepin区域（允许布线） 内缩20mil，拼板与使用过程不会损坏到线 Z-copy命令使用，复制的区域必须封闭的 操作步骤：执行命令，填好相关参数，单击对象（板框） 导入网表： 错误提示：1.库路
阅读全文
摘要：叠层： 光标： 16.6版本光标去除拖影： 设置自动保存： 移动原点坐标： 选择某处地方（进入属性，复制相对位置数值），改变原点操作命令，在命令行输入原点偏移的数值 或者进入设置MOVE输入原点偏移值 调节颜色显示亮度：一般50% 快速设置非常暗的显示界面：
阅读全文
摘要：还没开始设计，导入DXF（文件不能有中文） 技巧：如果结构改动多次和需要对比，放置层的时候新建一个Subclass，再把改subclass的板框改为outline层 设计到一半，改动了部分DXF，导入新的DXF 倒角操作： 执行命令，再设置弧度或者45度角宽度，然后单击角2边的线段
阅读全文
摘要：按住鼠标的右键绘制一条轨迹,命令生效。不开启手势命令选项需要按住Ctrl+鼠标右键生效手势命令
阅读全文
摘要：定义快捷键: 修改快捷键主要两个命令 funckey 和alias 。 定义参考格式如下： alias ~N new 是ctrl+N新建文件（alias定义快捷键有加 ~ 号。那就是要 ctrl+定义的按键才有效) alias N new 是输入单个N ，然后回车才有效。 funckey n new
阅读全文
摘要：改变焊盘尺寸，更新到封装 替换封装焊盘： 进入Replace，单击需要替换的焊盘，利用管脚编号，填为*则为全部替换管脚，输入某个管脚编号则替换该焊盘
阅读全文
摘要：新建封装： 改变丝印线宽、1脚标识
阅读全文
摘要：新建封装： 向导制作好。改变丝印线宽0.15mm。1脚丝印层标识
阅读全文
摘要：技巧： 新建封装软件配置参数是设定好；以后先打开一个绘制好的封装，再进行绘制新封装，最好另存为即可，就不需要每次设定软件配置参数 命名需要规范，突出重点 新建封装： 软件设置：显示焊盘效果，单位设置，界面操作大小，栅格5mil，库路径 开始制作封装： 添加焊盘操作： 设置焊盘数量，封装的原点放在元件
阅读全文
摘要：新建封装： 新建好向导封装，添加1脚标识；改变丝印的宽度（默认是0），Edit-change
阅读全文
摘要：焊盘概念：宽度与高度之分 方形焊盘： BGA圆形焊盘（焊球接触焊盘一个点）：使用推荐焊盘大小或者是80%，不用加大 通孔焊盘：波峰焊（不需要刷锡膏-不需要锡膏层） 孔径比实物最少大0.1mm，一般0.2mm（对于孔径1mm，每边加0.4mm焊盘大小），每边的焊锡加0.2mm（钻孔符号可以不填） 不规
阅读全文
摘要：产品选择： 侧边窗口恢复： 命令操作方式： 一般:选择好命令、再选择Find（对象选择）与option（对象命令）的命令 选择对象，再激活命令 对象选取，激活命令的选择，不同层选择，命令窗口 Class与Subclass class是对象种类，subclass是对象的自身特性放置对应的层（gerbe
阅读全文
摘要：创建原理图： File—New design 原理图改 单击原理图，右键操作 自定义排序：原理图前面加：01数字 绘制原理图： 网络名称：同一page内使用 页面连接符：同一文件夹的不同page使用 重新编位号：Tools-Annotate. 添加元件的封装属性： 单个：双击进入属性编辑，part选
阅读全文
摘要：新建OBL（原理图）库，然后另存为自己定义名称的库 打开右侧栏放置管脚，元件： 点击菜单栏View->Toolbar->Draw，然后打钩。 常规新建原理图元件： 单击OBL库，右键-new part 元件、管脚名称，管脚编号 管脚编号和PCB封装对应（一定保证正确） 管脚名称顶部带斜杠，例如:R\
阅读全文
摘要：快捷键 功能CTRL+A 全部选择SHIFT+A 上一层(分层次电路设计时用)SHIFT+D 下一层(分层次电路设计时用)B,SHIFT+B 总线CTRL+C 复制ESC 推出E总线引入线F放置电源P 放置元件CTRL+F 查找G, SHIFT+G 放置接地符号CTRL+G 转到(就是Go To)C
阅读全文
浙公网安备 33010602011771号