阳光灿烂的日子

摘要： xilinx fpga中，serdes部分肯定是硬核（也可以理解为phy部分），因为serdes是数模混合的，相当于FPGA内部有一块地方是这个模块已经布局布线好了，模块的时序是得到保证的，高速的IP核自动布局布线很难达到高频下的时序要求。所以包含serdes部分的IP可以理解为硬IP,比如PCIE 阅读全文

摘要： 我的知识能力都是祂所赐的，若不靠着祂我什么也不能做 开写第一篇博客了，之前笔记也记了不少，但是没有正经的整理过，现在开始陆续整理上传。以前总是网上看别人写的技术博客，学了不少东西，希望我自己写的也能帮助到需要的同学，希望能坚持下去。特此小小的记录下这个起点，感谢Z！ 阅读全文