mo686

摘要： 电控软硬件项目评审 本文档整合自项目评审旁听两次对话记录，涵盖：旁听收获、评审标准流程、各参与角色价值创造分析。 一、收获 1. 了解评审的核心目的 项目评审旨在提高产品研发质量、降低设计缺陷风险，确保产品符合技术规范、安全标准及用户需求。 通过旁听，可以深刻理解"把问题消灭在设计阶段"的质量管理理 阅读全文

摘要： 一、测试模块概述 该模块专门评估控制板各路直流电源（尤其是5V、18V等主控、触摸、变频芯片供电）的质量，确保其在静态负载和整机实际工况下均能满足芯片对电源纯净度、精度和稳定性的要求。测试项目包括： 纹波电压和噪声 稳压电压公差 上电时主控芯片的电源波形 二、测试项目详解 1. 纹波电压和噪声 项目 阅读全文

该文被密码保护。 阅读全文

摘要： 一、阶段目标 B3 阶段的核心目标是使用开源 EDA 工具对 NPC 处理器进行逻辑综合和静态时序分析 (STA)，评估设计的时序表现并进行优化。完成后你将： 理解逻辑综合的基本概念（RTL → 门级网表） 理解静态时序分析 (STA) 的原理和方法 掌握 SDC 时序约束文件的编写 使用 Yosy 阅读全文

摘要： 一、阶段目标 B2 阶段的核心目标是将 NPC 处理器核集成到完整的 SoC (System-on-Chip) 中，对接 ysyxSoC 框架和真实外设。完成后你将： 理解 SoC 的组成要素（CPU + Bus + Memory + Peripherals） 完成从 AXI-Lite 到 AXI4 阅读全文

摘要： 一、阶段目标 B1 阶段的核心目标是实现标准的 AXI4 片上总线系统，将处理器核与多个外设通过统一的总线互联连接。完成后你将： 理解 AXI4 协议的五通道握手机制 实现 AXI Demux（地址解码分发器） 实现 AXI Arbiter（多 Master 仲裁器） 实现 AXI → AXI-Li 阅读全文

该文被密码保护。 阅读全文

摘要： 一、阶段目标 C5 阶段的核心目标是实现 RISC-V Machine-mode 特权级机制，支持异常/中断处理和上下文切换，最终能运行 RT-Thread 等实时操作系统。完成后你将： 理解 RISC-V 特权级架构 (Machine Mode) 实现 CSR 寄存器文件 (mtvec, mepc 阅读全文

摘要： 一、系统全局数据流 1.1 端到端数据流总览 整个系统的数据从 DUT（被测设备）出发，经过 3 次网络跳转，最终到达 RTD 云端数据库： ┌──────────┐ ┌──────────────┐ ┌──────────┐ ┌──────────┐ ┌──────────┐ │ DUT │ │ 阅读全文

摘要： 一、阶段目标 C4 阶段的核心目标是深入理解可执行文件的组织结构、链接过程，以及如何利用 ELF 信息实现 FTRACE（函数调用追踪）。完成后你将： 理解 ELF 文件的结构（文件头、段表、符号表、字符串表） 理解链接器如何将 .o 文件组合成可执行文件 理解重定位 (Relocation) 的概 阅读全文