mo686

摘要：

本实验将学习常用的移位寄存器的设计，并实现在移位指令中需要用到的桶形移位器。阅读全文

posted @ 2025-11-21 21:24 mo686 阅读(131) 评论(0) 推荐(0)

摘要：

加法是数字系统中最常执行的运算，加法器是ALU（算术逻辑部件 Arithmetic-Logic Unit ）的核心部件。减法可以看作是被减数与取负后的减数进行加法。即用加法器同时实现加法和减法两种运算。乘法也可以利用移位相加的算法来实现。因此，加法器可以说是计算机中最“繁忙”的部件了。阅读全文

posted @ 2025-11-21 21:02 mo686 阅读(116) 评论(0) 推荐(0)

摘要：

译码器和编码器是数字系统中的常用电路，也是组合逻辑电路中的主要组成元件之一。本实验首先介绍常用的译码器和编码器的设计方法以及七段数码管的使用。本实验还将介绍Verilog语言中for循环的使用。阅读全文

posted @ 2025-11-21 20:43 mo686 阅读(38) 评论(0) 推荐(0)

摘要：

本次实验将介绍几种常用的多路选择器的设计方法；Verilog语言中的always语句块、if-else语句和case语句的使用等。最后请读者自行设计一个多路选择器，熟悉电路设计的基本流程和Quartus的使用。阅读全文

posted @ 2025-11-21 19:47 mo686 阅读(41) 评论(0) 推荐(0)

摘要：

ysyx预学习的一些思考阅读全文

posted @ 2025-11-21 19:13 mo686 阅读(77) 评论(0) 推荐(0)

摘要：

记录一下每周学到的知识,shijian表、git、谁来指示程序的结束?有始有终 (建议二周目思考)、交叉编译阅读全文

posted @ 2025-11-21 16:52 mo686 阅读(2) 评论(0) 推荐(0)