mo686

该文被密码保护。 阅读全文

摘要： 一、阶段目标 C5 阶段的核心目标是实现 RISC-V Machine-mode 特权级机制，支持异常/中断处理和上下文切换，最终能运行 RT-Thread 等实时操作系统。完成后你将： 理解 RISC-V 特权级架构 (Machine Mode) 实现 CSR 寄存器文件 (mtvec, mepc 阅读全文

摘要： 一、系统全局数据流 1.1 端到端数据流总览 整个系统的数据从 DUT（被测设备）出发，经过 3 次网络跳转，最终到达 RTD 云端数据库： ┌──────────┐ ┌──────────────┐ ┌──────────┐ ┌──────────┐ ┌──────────┐ │ DUT │ │ 阅读全文

摘要： 一、阶段目标 C4 阶段的核心目标是深入理解可执行文件的组织结构、链接过程，以及如何利用 ELF 信息实现 FTRACE（函数调用追踪）。完成后你将： 理解 ELF 文件的结构（文件头、段表、符号表、字符串表） 理解链接器如何将 .o 文件组合成可执行文件 理解重定位 (Relocation) 的概 阅读全文

摘要： 一、阶段目标 C3 阶段的核心目标是掌握系统性的硬件调试方法论，能够高效地定位和修复 RTL 设计中的 bug。完成后你将： 建立"分层定位"的调试思维——从宏观到微观逐步收窄范围 熟练使用波形 (GTKWave) 分析时序行为 掌握 DiffTest 报错信息的快速解读 理解常见 bug 模式及其 阅读全文

摘要： 一、阶段目标 C2 阶段的核心目标是实现一个完整的单周期 RV32E 处理器，通过所有 cpu-tests 测试用例。完成后你将： 完整实现 RV32I 基础整数指令集（在 RV32E 16 寄存器约束下） 理解单周期处理器中所有数据通路信号的协同工作 掌握 IDU 控制信号生成的完整逻辑 通过 D 阅读全文

摘要： 一、阶段目标 C1 阶段的核心目标是搭建完善的验证和调试基础设施，使后续的处理器开发可以高效定位和修复 bug。完成后你将： 理解并实现差分测试 (DiffTest) 框架——NPC 与 NEMU 逐指令对比 掌握多层 Trace 系统 (ITRACE/MTRACE/FTRACE/ETRACE) 的 阅读全文

摘要： 一、启动顺序与命令 在 python_grpc 目录下，按以下顺序在 4 个终端中启动： cd "\PCSW\python_grpc" 顺序 终端 命令 角色 1 终端 1 python -m strict_pipeline.rtd_mbs_server RTD MBS 服务端（数据终点） 2 终端 阅读全文

摘要： 一、阶段目标 D5 阶段的核心目标是理解计算机如何与外部世界交互——实现 I/O 设备模拟，使客户程序能够输出字符、读取时间、响应键盘、显示图形。完成后你将： 理解 MMIO (Memory-Mapped I/O) 的工作原理 掌握 NEMU 中设备框架的注册和分发机制 实现串口、定时器、键盘、VG 阅读全文

摘要： 一、阶段目标 D4 阶段的核心目标是用 Verilog 硬件描述语言实现一个能运行 RISC-V 程序的处理器核（NPC），并通过 Verilator 仿真验证其正确性。完成后你将： 掌握 Verilog 数字电路设计基础 (组合逻辑 + 时序逻辑) 理解处理器数据通路的设计 (取指→译码→执行→访 阅读全文