上一页 1 ··· 5 6 7 8 9 10 11 12 13 ··· 21 下一页
2025年4月18日
《PDPU: An Open-Source Posit Dot-Product Unit for Deep Learning Applications》（二）
摘要： Supporting diverse dot-product size: The dot-product operations in DNNs are usually divided into smaller chunks and performed by chunk-based accumulat 阅读全文
posted @ 2025-04-18 13:21 江左子固 阅读(376) 评论(0) 推荐(0)
《PDPU: An Open-Source Posit Dot-Product Unit for Deep Learning Applications》（一）
摘要： 该架构图描述了一个基于Posit格式的定点-浮点混合运算单元（Dot-Product Unit, DPU），专注于高效实现乘积累加（MAC）操作。以下是分阶段解析： 1. 整体架构目标 功能：支持Posit格式的向量点乘（Dot-Product）运算，可能用于AI推理、信号处理等场景。 关键优化：通 阅读全文
posted @ 2025-04-18 01:23 江左子固 阅读(163) 评论(0) 推荐(0)
2025年4月17日
Posit Decoder的System Verilog分析
摘要： // Posit decoder module posit_decoder #( parameter int unsigned n = 16, // word size parameter int unsigned es = 1, // exponent size //do not change p 阅读全文
posted @ 2025-04-17 11:17 江左子固 阅读(142) 评论(0) 推荐(0)
Posit Encoder的System Verilog分析
摘要： // Posit encoder module posit_encoder #( parameter int unsigned n = 16, parameter int unsigned es = 1, parameter int unsigned nd = pdpu_pkg::clog2(n-1 阅读全文
posted @ 2025-04-17 10:52 江左子固 阅读(57) 评论(0) 推荐(0)
RAM
摘要： 关于 else 的使用和锁存器问题分析 在 Verilog 中，always 块中的条件语句（如 if）是否需要 else，取决于设计意图和综合器的行为。具体到你的 RAM 代码，我们分析以下几点： 1. 组合逻辑 vs 时序逻辑 (1) 时序逻辑（always @(posedge CLK)） 不需 阅读全文
posted @ 2025-04-17 10:04 江左子固 阅读(75) 评论(0) 推荐(0)
《计算机组成原理》）（一）——纪禄平
摘要： 1.哈佛架构和冯诺依曼架构的区别 哈佛架构（Harvard Architecture）和冯·诺依曼架构（Von Neumann Architecture）是计算机系统中两种经典的设计范式，主要区别在于存储器组织方式和数据/指令的访问机制。以下是它们的核心差异和特点： 1. 存储器结构 冯·诺依曼架构 阅读全文
posted @ 2025-04-17 10:00 江左子固 阅读(93) 评论(0) 推荐(0)
2025年4月10日
《SystemVerilog验证——测试平台编写指南》（一）
摘要： 1. system verilog中的任务和函数的关系能不能生动形象的介绍一下 可以将 SystemVerilog 中的任务（Task）和函数（Function） 比喻为两种不同的“工具包”，它们的核心目标都是 封装代码逻辑，但适用场景和操作方式不同。以下是生动形象的对比和解释： 1. 核心比喻 函 阅读全文
posted @ 2025-04-10 23:13 江左子固 阅读(445) 评论(0) 推荐(0)
2025年4月5日
《神经网络导论》——王晓梅（一）
摘要： 1. M-P模型 M-P模型简介 M-P模型（McCulloch-Pitts Model），也称为麦卡洛克-皮茨模型，是由美国心理学家沃伦·麦卡洛克（Warren McCulloch）和数学家沃尔特·皮茨（Walter Pitts）于1943年提出的一种人工神经元模型。它是第一个通过模仿生物神经元而 阅读全文
posted @ 2025-04-05 19:21 江左子固 阅读(143) 评论(0) 推荐(0)
2025年3月26日
HW-1
摘要： 1. 选项A是正确的，它表示的是极小项m6的正确形式。极小项m6对应的是变量a=0，b=1，c=1，d=0的情况，因此其表达式应为(\overline{a} \cdot b \cdot c \cdot \overline{d})，即选项A。 其他选项的分析： 选项B是一个或项，不符合极小项的定义。 阅读全文
posted @ 2025-03-26 00:30 江左子固 阅读(89) 评论(0) 推荐(0)
2025年3月7日
融合算法部件（二）
摘要： 1. PE单元介绍 在FMA（Fused Multiply-Add）操作和脉动阵列（systolic array）中，PE单元是指“处理单元”（Processing Element）。PE单元是数字信号处理（DSP）和高性能计算中执行基本算术运算的基本构建块。在FMA操作中，PE单元负责执行融合乘加 阅读全文
posted @ 2025-03-07 18:47 江左子固 阅读(178) 评论(0) 推荐(0)
上一页 1 ··· 5 6 7 8 9 10 11 12 13 ··· 21 下一页