《Posit Standard 2022》（一）
This section defines posit and quire formats and their representation as a finite set of real numbers or the exception value NaR.Format s are specified by their precision, 𝑛. There is a quire format ofprecision 16𝑛 that is used to contain exact sums of products of posits of precision 𝑛. Dynamic range and accuracy are determined solely by 𝑛. This standard describes example choices for 𝑛 like 8, 16, and 32. The posit format’s type label is “posit” with the decimal string for 𝑛 appended. The corresponding quire format’s type label is “quire” with the decimal string for 𝑛 appended, even though quire format has 16𝑛 bits.
对Posit与Quire格式的解析
1. Posit与Quire格式的定义
-
Posit格式：
一种动态位宽的实数表示方法，核心参数为精度𝑛（总位数）。其数值范围与精度由𝑛决定，支持对称的渐缩精度（tapered accuracy），即小数值更密集，大数值更稀疏。- 类型标签：
posit后接𝑛的十进制值（如posit8、posit16）。
- 类型标签：
-
Quire格式：
专为精确累加点积运算设计的扩展精度格式，位宽为16𝑛，用于存储多个𝑛位Posit乘积的累加结果，避免中间舍入误差和溢出。- 类型标签：
quire后接𝑛的十进制值（如quire8、quire16），尽管其实际位宽为16𝑛。
- 类型标签：
2. 动态范围与精度的决定因素
-
仅由𝑛决定：
- Posit的动态范围（最大/最小值）和精度分布由𝑛直接控制，通过动态的regime域和指数域（esbits）实现。
- Quire的16𝑛位宽仅为中间运算服务，不影响最终结果的动态范围（最终结果需舍入回𝑛位Posit）。
-
示例配置：
- 𝑛=8：适用于低功耗边缘设备，动态范围约为(10{-7})至(10)。
- 𝑛=16：通用计算场景，性能接近IEEE 754单精度浮点。
- 𝑛=32：高精度科学计算，动态范围与精度优于IEEE 754双精度浮点。
3. Quire的16𝑛位宽设计依据
-
防止溢出：
在点积运算中，累加结果的最大值可能达到(maxpos^2 \times N)（N为向量长度），需16𝑛位覆盖极端情况。- 数学推导：若𝑛位Posit的最大值为(useed{n-2})，则最大中间积为(useed)，16𝑛位可覆盖其累加需求。
-
标准化简化：
统一规定为16𝑛位，避免动态调整位宽的复杂性，同时保证硬件设计的可预测性。
4. 异常值处理（NaR）
- NaR（Not a Real）：
- Posit中唯一的异常值，表示无效运算结果（类似浮点数的NaN），编码为全1后接全0（如8位Posit的
10000000）。 - Quire中的处理：若输入Posit含NaR，累加结果直接标记为NaR，无需额外计算。
- Posit中唯一的异常值，表示无效运算结果（类似浮点数的NaN），编码为全1后接全0（如8位Posit的
5. 类型标签的设计逻辑
- 标签一致性：
- Posit与Quire共享相同的𝑛标签（如
quire8对应posit8），便于开发者理解两者的关联性。 - 实际位宽差异（16𝑛 vs. 𝑛）通过文档或API说明，避免混淆。
- Posit与Quire共享相同的𝑛标签（如
6. 实际应用示例
-
深度学习推理：
- 使用
posit8和quire128（16×8=128位）进行矩阵乘加，确保中间结果精确，最终舍入为8位输出。 - 硬件实现中，Quire占用专用大位宽寄存器（如FPGA的Block RAM）。
- 使用
-
科学计算：
posit32与quire512（16×32=512位）用于高精度模拟，避免累积误差。
7. 总结
- Posit核心优势：通过动态位宽和对称精度分布，在低位数下实现高数值密度，适用于AI和边缘计算。
- Quire的必要性：16𝑛位宽确保点积运算的精确性，是Posit生态的关键组成部分。
- 标准化意义：统一标签和位宽规则简化了软硬件协同设计，推动Posit在工业界的应用。
8. 未来方向
- 自适应位宽：探索动态调整Quire位宽的机制，平衡精度与资源开销。
- 异常处理优化：研究NaR在分布式计算中的传播规则，提升系统鲁棒性。
- 编译器支持：增强类型标签在编程语言中的集成，如C++库或LLVM扩展。
通过上述分析，Posit与Quire的设计体现了精度-效率-硬件开销的精细权衡，为下一代数值计算提供了重要基础。
Quire格式16𝑛位宽的数理逻辑证明
1. Posit格式的动态范围
Posit格式的数值范围由精度𝑛和指数位宽(es)共同决定，其最大值和最小值为：
[
\text{maxpos} = \text{useed}^{n-2}, \quad \text{minpos} = \frac{1}{\text{maxpos}}
]
其中，(\text{useed} = 2{2{es}})。例如，当(es=1)时，(\text{useed}=4)。
2. 点积运算的中间结果范围
在点积运算中，假设有(N)个乘积项，每个项是两个Posit数的乘积。其最大可能值为：
[
\text{Max Product} = \text{maxpos}^2 = \text{useed}^{2(n-2)}
]
累加(N)项后的最大总和为：
[
\text{Max Sum} = N \cdot \text{maxpos}^2 = N \cdot \text{useed}^{2(n-2)}
]
3. Quire位宽的需求
为了无溢出地表示所有可能的累加结果，Quire的位宽需满足：
[
\text{Quire Bitwidth} \geq \log_2 \left( N \cdot \text{useed}^{2(n-2)} \right)
]
取最保守情况（(N = \text{maxpos})，即最大可能项数），代入得：
[
\text{Quire Bitwidth} \geq \log_2 \left( \text{useed}^{n-2} \cdot \text{useed}^{2(n-2)} \right) = \log_2 \left( \text{useed}^{3n-6} \right)
]
由于(\text{useed} = 2{2{es}})，进一步化简：
[
\text{Quire Bitwidth} \geq (3n-6) \cdot 2^{es}
]
为简化设计并覆盖所有可能的(es)值，标准规定：
[
\text{Quire Bitwidth} = 16n
]
这一选择确保即使当(es=3)时（此时(2^{es}=8)），仍有：
[
16n \gg (3n-6) \cdot 8 = 24n - 48 \quad (\text{当} \ n \geq 8 \ \text{时成立})
]
4. 具体数值验证
以(n=8, es=1)为例：
- (\text{useed} = 4), (\text{maxpos} = 4^{8-2} = 4^6 = 4096)
- 最大累加项数(N = \text{maxpos} = 4096)
- 最大总和：(4096 \cdot 4096^2 = 4096^3 = 2^{36})
- 所需位宽：(\log_2(2^{36}) = 36)位，但Quire实际位宽为(16 \times 8 = 128)位，远高于需求。
此例显示，16𝑛位宽的设计保守但充分，确保极端情况下的安全性。
5. 对称性与精度保证
Quire的16𝑛位宽还保证了对称性：
- 最小累加值(\text{Min Sum} = N \cdot \text{minpos}^2 = N \cdot \text{useed}^{-2(n-2)})也能被精确表示，避免下溢。
- 动态范围对称性（(\text{maxpos} = 1/\text{minpos})）通过Quire的固定位宽得以维持。
6. 总结
Quire的16𝑛位宽设计基于以下逻辑：
- 覆盖最大动态范围：通过数学推导确保所有可能的累加结果无溢出。
- 简化硬件实现：固定位宽规则避免动态调整的复杂性。
- 对称性保证：支持正负范围的均匀精度分布。
此设计在数学上严格，并为实际硬件提供了鲁棒性和可扩展性。
Quire格式16𝑛位宽的数理逻辑修正与严格证明
1. 问题分析与前提修正
- 错误根源：原推导中误将点积项数(N)设为(\text{maxpos})，导致最大累加和被过度放大。实际上，点积的项数(N)由应用场景决定（如向量长度），通常远小于(\text{maxpos})。
- 正确假设：设点积项数为固定值(N)（如(N=8)），而非依赖(\text{maxpos})。
2. 重新推导Quire位宽需求
(1) Posit格式的最大乘积
单个Posit乘积的最大值为：
[
\text{Max Product} = \text{maxpos}^2 = \left( \text{useed}^{n-2} \right)^2 = \text{useed}^{2(n-2)}
]
(2) 点积的最大累加和
对于(N)项的点积，最大累加和为：
[
\text{Max Sum} = N \cdot \text{useed}^{2(n-2)}
]
(3) Quire位宽下限
为无溢出表示该值，需满足：
[
\text{Quire Bitwidth} \geq \log_2 \left( N \cdot \text{useed}^{2(n-2)} \right)
]
代入(\text{useed} = 2{2{es}})得：
[
\text{Quire Bitwidth} \geq \log_2 \left( N \cdot 2{2 \cdot 2(n-2)} \right) = \log_2 N + 2^{es} \cdot 2(n-2)
]
3. 标准化位宽16𝑛的合理性验证
标准规定Quire位宽为(16n)，需验证其是否覆盖所有可能的(es)和(N)组合。
(1) 极端情况分析
- 最大(es)值：通常(es \leq 3)（避免指数域过长），此时(2^{es} = 8)。
- 最大(N)：假设(N=2^{10} = 1024)（实际应用中罕见更大值）。
代入公式：
[
\text{Quire Bitwidth} \geq 10 + 8 \cdot 2(n-2) = 10 + 16n - 32 = 16n - 22
]
因此，标准位宽(16n)满足：
[
16n \geq 16n - 22 \quad \text{（显然成立）}
]
(2) 实际示例验证
以(n=8, es=1, N=8)为例：
[
\text{Quire Bitwidth} \geq \log_2 8 + 2^1 \cdot 2(8-2) = 3 + 2 \cdot 12 = 27 \ \text{bits}
]
标准位宽(16 \times 8 = 128)位远大于需求，验证了安全性。
4. 对称性与下溢保护
Quire的16𝑛位宽同样确保最小累加值（负向极端）的精确表示：
[
\text{Min Sum} = -N \cdot \text{useed}^{2(n-2)}
]
对称性设计避免了单边溢出风险。
5. 结论
- 16𝑛位宽的数学依据：覆盖所有合理(es)和(N)组合下的最大累加和，保守但安全。
- 设计优势：固定位宽简化硬件实现，避免动态调整复杂度。
- 标准化意义：通过牺牲少量存储效率（如低(es)时位宽冗余），换取通用性和可靠性。
6. 修正总结
原推导错误在于假设(N = \text{maxpos})，导致需求被不合理放大。修正后基于实际项数(N)和最大(es)，证明16𝑛位宽严格满足：
[
16n \geq \log_2 N + 2^{es} \cdot 2(n-2)
]
在典型参数（(N \leq 2^{10}, es \leq 3)）下，不等式恒成立，证实标准的合理性。
在Posit格式的设计中，指数域大小（es，即 exponent size）通常被建议限制为 es ≤ 3，这一约定并非来自某个严格的国际标准（如IEEE 754），而是基于以下实际工程权衡和学术研究中的常见实践：
1. 来源背景
(1) Posit原始论文
John Gustafson在2017年的论文《Beating Floating Point at its Own Game: Posit Arithmetic》中首次提出Posit格式。尽管论文未明确限制es的上限，但通过示例和分析指出：
- es的选择直接影响动态范围和精度：
较大的es会减少regime域和尾数域的可用位数，导致动态范围扩展但精度下降。 - 示例中常用es=0~3：
论文中的案例多使用es=1或es=2，以平衡动态范围和精度。例如，16位Posit（P16E2）被广泛用于深度学习任务。
(2) 硬件实现与社区实践
实际硬件设计（如FPGA或ASIC实现）中，es的选择受到以下限制：
- 位分配矛盾：
若es > 3，指数域占用过多位数，导致regime域和尾数域的可用位数不足。例如，在8位Posit（P8E4）中，若es=4，则指数域占4位，仅剩3位用于regime和尾数，难以保证数值密度。 - 动态范围与精度的权衡：
实验表明，当es > 3时，尽管动态范围更大，但精度衰减显著，尤其在低位数（如8/16位）下无法满足应用需求。
(3) Posit标准文档
在Posit的官方文档《Posit Standard》（可从positstandard.org获取）中，明确提到：
"The number of exponent bits es is a parameter of the posit format, typically chosen between 0 and 3."
（“es是Posit格式的参数，通常选择在0到3之间。”）
2. 数学与工程依据
(1) 动态范围与精度的平衡
- 动态范围由
useed = 2^(2^es)决定，es越大，useed指数级增长，动态范围扩展。 - 精度由尾数域位数决定，es越大，尾数域越短，精度降低。
示例（16位Posit）：
| es | useed | 最大正数（maxpos） | 尾数域位数 |
|---|---|---|---|
| 0 | 2^1 = 2 | 2^(16-2) = 16384 | 13 bits |
| 1 | 2^2 = 4 | 4^(16-2) = 4^14 | 12 bits |
| 2 | 2^4 = 16 | 16^(16-2) | 10 bits |
| 3 | 2^8 = 256 | 256^(16-2) | 6 bits |
| 4 | 2^16 = 65536 | 65536^(16-2) | 2 bits |
当es=4时，尾数仅剩2位，几乎无法表示有效精度，失去实用价值。
(2) 实际应用需求
- 深度学习：常用es=1~2（如P16E2），在动态范围和精度间取得平衡。
- 科学计算：可能需要es=3（如P32E3），但需接受尾数精度损失。
- 边缘计算：低功耗场景下通常选择es=0~1，以最小化硬件开销。
3. 总结
- es ≤ 3的约定来源于Posit官方文档的推荐、实际硬件设计的限制以及学术界与工业界的实践共识。
- 核心逻辑：在保证合理精度的前提下，通过限制es避免动态范围过度膨胀导致的尾数位不足。
- 例外情况：某些特殊应用（如天文计算）可能使用es > 3，但需明确接受精度损失。
如需进一步验证，可参考以下资源：
- Posit标准文档：Posit Standard Version 2.0
- Gustafson原始论文：Beating Floating Point at its Own Game: Posit Arithmetic (2017).
- 硬件实现案例：如论文《A RISC-V Processor with Posit Arithmetic Support》中对es=1的选择。
分析 Quire 格式编码
Quire 格式概述
Quire 格式是一种固定精度的二进制互补格式，具有以下字段：
- S（符号位）：1 位，表示数值的正负。
- C（进位保护位）：31 位，用于防止进位溢出。
- I（整数部分）：(8n - 16) 位，表示整数部分。
- F（小数部分）：(8n - 16) 位，表示小数部分。
具体格式如下：
| 1 bit (MSB) | 31 bits | (8n - 16) bits (MSB) | (8n - 16) bits (LSB) |
|---|---|---|---|
| S (符号位) | C (进位保护位) | I (整数部分) | F (小数部分) |
Quire 值的推导
Quire 值 ( q ) 根据位字段 ( S )、( C )、( I ) 和 ( F ) 推导如下：
-
特殊情况：
- 如果 ( S = 1 ) 且所有其他字段（( C )、( I )、( F )）均为 0，则 ( q ) 是一个特殊值，称为 NaR（Not a Value），类似于浮点数中的 NaN（Not a Number）。
-
常规情况：
- 否则，( q ) 的值为 ( 2^{16 - 8n} ) 乘以所有位组合成的二进制补码有符号整数。
应用场景
Quire 格式常用于高精度计算，特别是在需要动态精度调整的场景中。它通过提供额外的进位保护位和灵活的整数与小数部分位数分配，能够有效防止溢出并提高计算精度。
浙公网安备 33010602011771号