摘要：
// Posit decoder module posit_decoder #( parameter int unsigned n = 16, // word size parameter int unsigned es = 1, // exponent size //do not change p 阅读全文
posted @ 2025-04-17 11:17
江左子固
阅读(142)
评论(0)
推荐(0)
摘要：
// Posit encoder module posit_encoder #( parameter int unsigned n = 16, parameter int unsigned es = 1, parameter int unsigned nd = pdpu_pkg::clog2(n-1 阅读全文
posted @ 2025-04-17 10:52
江左子固
阅读(58)
评论(0)
推荐(0)
摘要：
关于 else 的使用和锁存器问题分析 在 Verilog 中，always 块中的条件语句（如 if）是否需要 else，取决于设计意图和综合器的行为。具体到你的 RAM 代码，我们分析以下几点： 1. 组合逻辑 vs 时序逻辑 (1) 时序逻辑（always @(posedge CLK)） 不需 阅读全文
posted @ 2025-04-17 10:04
江左子固
阅读(75)
评论(0)
推荐(0)
摘要：
1.哈佛架构和冯诺依曼架构的区别 哈佛架构（Harvard Architecture）和冯·诺依曼架构（Von Neumann Architecture）是计算机系统中两种经典的设计范式，主要区别在于存储器组织方式和数据/指令的访问机制。以下是它们的核心差异和特点： 1. 存储器结构 冯·诺依曼架构 阅读全文
posted @ 2025-04-17 10:00
江左子固
阅读(93)
评论(0)
推荐(0)
浙公网安备 33010602011771号