随笔分类 - 计算机组成原理
摘要:写在前面 本文的舍入方法只适用于保留0位或1位小数,个人水平所限,暂时没有发现保留更多小数位的舍入的规律… IEEE 754的...
        阅读全文
                
摘要:华中科技大学 - 计算机硬件系统设计 单周期指令运行动态 graph LR A[Instruction Fetch] --> B[Instruction Decode] B --> C[Execution] C --> D[MEM] D --> E[Write Back] 单周期时空图 设耗时最长的
        阅读全文
                
摘要:华中科技大学 - 计算机组成原理 华中科技大学 - 计算机硬件系统设计 Microprocessor without Interlocked Pipleline Stages 无内部互锁流水级的微处理器 属于RISC MIPS指令格式 R型指令 6 bits|5 bits|5 bits|5 bits
        阅读全文
                
摘要:华中科技大学-计算机组成原理 RAID Redundant Arrays of Independent Disks 独立磁盘冗余阵列...
        阅读全文
                
摘要:中M_电子科技大学_计算机组成原理 双端口RAM Dual Port Access RAM 存储器不断接受CPU访问,还要频繁地和I...
        阅读全文
                
摘要:电子科技大学 - 计算机组成原理 小数的十进制和二进制转换 移码 定义:[X]~移~ = X + 2^n^ ( -2^n^ ≤ X < 2^n^ ) X为真值,n为整数的位数 数值位和X的补码相同,符号位与补码相反 舍入方法 0舍1入 保留4位尾数: 0 00100 -> 0 0010 /* **0
        阅读全文
                
摘要:电子科技大学-计算机组成原理 华中科技大学-计算机组成原理 磁记录原理 存储介质:在载体上涂的磁性材料层 读写部件:用铁磁性材料作磁...
        阅读全文
                
摘要:Read Only Memory 掉电信息不丢失 MROM Mask ROM 掩模ROM:根据存储信息的二进制代码,设计相应的光刻掩...
        阅读全文
                
摘要:I/O系统的组成 外部设备接口部件总线相应的管理软件 I/O软件 将用户编制的程序(或数据)输入主机内将运算结果输出给用户实现输入输...
        阅读全文
                
摘要:总线是一种能由多个部件分时共享的公共信息传送线路。 分时共享同一时刻总线上只能传送一个部件的信息总线上可以连接多个部件总线提供一个共...
        阅读全文
                
摘要:华中科技大学-计算机组成原理 硬布线控制器微程序控制器逻辑同步时序存储速度快较慢修改难度大小适用对象RISCCISC微程序控制方式的...
        阅读全文
                
摘要:华中科技大学-计算机组成原理 CPU的主要功能 数据加工:算术运算和逻辑运算程序控制:顺序控制操作控制:取指译码产生执行部件所需的操...
        阅读全文
                
摘要:华科计组mooc 基本概念 指令:计算机执行某种操作的命令 指令系统:一台计算机所有机器指令的集合 系列机:同一公司不同时期生产,基...
        阅读全文
                
摘要:华中科技大学-计算机组成原理 电子科技大学-计算机组成原理 概述 虚拟存储器是建立在主存与辅存物理结构基础之上,由附加硬件装置以及操作系统存储管理软件组成的存储体系。 作用:解决主存容量不足的问题,为程序员提供比主存空间大的编程空间。 graph LR A[分类] --> B[页式] A --> C
        阅读全文
                
摘要:华中科技大学-计算机组成原理 什么是Cache 高速缓存(Cache)存储器是一种位于CPU和主存之间的规模较小但工作速度较高的缓冲存储器,通常由SRAM组成。 Cache的功能 目的:使存储器的速度逼近可用的最快存储器的速度,同时以比较便宜的半导体存储器的价格提供一个大的存储器容量 理论基础 局部
        阅读全文
                
摘要:电子科技大学 计算机组成原理 单体多字并行存储器 按同一地址码并行地访问各自对应单元,每一个单元为一个字,每字m位。可以同时选中存储器的n个单元,可以将带宽提高n倍。 多体并行系统 多体并行系统是指多个容量相同的存储模块,而各模块各自有独立的地址寄存器(AR),译码器和数据寄存器(DR)。 按照编址
        阅读全文
                
摘要:华中科技大学-计算机组成原理 Random Access Memory 任何一个存储单元的内容都可以随机存取,且存取时间与存储单元的物理位置无关 graph LR A[RAM] --> B[SRAM] A --> C[DRAM] B --> D[触发器原理] C --> E[电容充放电原理] 技术指
        阅读全文
                
摘要:三态门 高电平,低电平,第三态为高阻态,信号锁死 真值表 D触发器 J-K触发器 J-K触发器可以用于计数 锁存器 暂...
        阅读全文
                
摘要:基本概念 码距 同一编码中,任意两个合法编码之间不同二进制位数的最小值 0011与0001码距为10000,0011,0101,01...
        阅读全文
                

 浙公网安备 33010602011771号
浙公网安备 33010602011771号