笑着刻印在那一张泛黄

摘要： 1、概述 格雷码执行加1操作最多只会变1位，可用在多位地址指针中消除毛刺。 2、verilog代码 1 `timescale 1ns / 1ps 2 3 module gray_adder 4 #(parameter length = 5) 5 ( 6 input clk, 7 input rstn 阅读全文

摘要： 1、OrCAD Capture CIS绘制原理图 1.1、快捷键 (1)放置连线 w (2)放置net名称 n 放下一个时再按n可以编辑名字 (3)编辑属性 ctrl + e 1.2、常用操作 (1)添加元件库 左侧工程目录，选中library，右键Add File (2)元器件编号 Tools-A 阅读全文

摘要： 1 import re 2 3 # ============= 笔记 ================= 4 ''' 5 re.match只匹配字符串的开始，如果字符串开始不符合正则表达式，则匹配失败，函数返回None； 6 而re.search匹配整个字符串，直到找到一个匹配。 7 8 9 # ==================================== #... 阅读全文

摘要： 1.删除文件 file delete A file delete -force A 2.建立文件夹 file mkdir A file mkdir A/A 3.判断文件夹是否存在 file exist A 4.复制文件 file copy A B 5.函数 proc fun {args} { put 阅读全文

摘要： 对应于实际的数字电路中，如果该程序块描述的是时序逻辑，则该寄存器变量对应为寄存器；如果该程序块描述的是组合逻辑，该寄存器变量对应为硬件逻辑；如果该程序块描述的是不完全组合逻辑，那么该寄存器变量也可以对应为锁存器。由此可见，寄存器类型的变量不一定会综合为寄存器。 阅读全文

摘要： Verdi代码界面的基本操作小结： （1）快速定位某个模块 在vedi左侧层次浏览器窗格鼠标右键 -> Show Search/Filter(CTRL+F) -> 输入字符串搜索（例如*ircu*）-> 回车（多按几次） （2）搜索源代码 https://zhuanlan.zhihu.com/p/8 阅读全文

摘要： 摘抄自：https://blog.csdn.net/u011500062/article/details/51728830/ 1、实例 2、运行结果 3、解释 训练阶段，每经过checkpoint_steps 步保存一次变量，保存的文件夹为checkpoint_dir 测试阶段，ckpt.model 阅读全文

摘要： 一、占空比50%的奇数分频 1、实现思路 实现奇数（N）分频，分别用上升沿计数到（N-1)/2，再计数到N-1；用下降沿计数到（N-1)/2，再计数到N-1，得到两个波形，然后把它们相或即可得到N分频。 2、代码 1 module fp_odd(clk_in,rst_n,cnt_p,cnt_n,cl 阅读全文

摘要： 1 import numpy as np 2 np.set_printoptions(precision=5) 3 4 A = np.array([[31., -13., 0., 0., 0., -10., 0., 0., 0., -15.], # 定义待求解方程组的增广矩阵 5 [-13., 35., -9., 0., -11., 0., 0., 0.,... 阅读全文

摘要： 1 List = [1, 2, 3, 4, 5] 2 length = len(List) # 从大到小排序：从头开始大小交换，小的向后冒泡 3 for i in range(length - 1): # 一共进行length-1轮交换 4 for j in range(length - i - 1): # 每完成一轮排序后，最后的一个数就是最小的，因... 阅读全文