会员
众包
新闻
博问
闪存
赞助商
HarmonyOS
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
笑着刻印在那一张泛黄
首页
新随笔
管理
2019年3月10日
Verilog中的reg一定会被综合成寄存器么
摘要: 对应于实际的数字电路中,如果该程序块描述的是时序逻辑,则该寄存器变量对应为寄存器;如果该程序块描述的是组合逻辑,该寄存器变量对应为硬件逻辑;如果该程序块描述的是不完全组合逻辑,那么该寄存器变量也可以对应为锁存器。由此可见,寄存器类型的变量不一定会综合为寄存器。
阅读全文
posted @ 2019-03-10 20:26 笑着刻印在那一张泛黄
阅读(5118)
评论(0)
推荐(0)