笑着刻印在那一张泛黄

摘要： 参考博文：https://blog.csdn.net/alangaixiaoxiao/article/details/81432144 带将空和将满信号的：https://www.cnblogs.com/lyc-seu/p/12439203.html 1、概述 异步FIFO设计的关键是产生“写满”和 阅读全文

摘要： 1、概述 格雷码执行加1操作最多只会变1位，可用在多位地址指针中消除毛刺。 2、verilog代码 1 `timescale 1ns / 1ps 2 3 module gray_adder 4 #(parameter length = 5) 5 ( 6 input clk, 7 input rstn 阅读全文