摘要：
数din_vld 连续 持续10个时钟 ，中间有间断后，又重新开始计数，直到数到连续持续10个时钟时，才将din赋给dout，即使连续持续满了10个时钟之后，din也不会在赋给dout，只在第一个连续持续满10个时钟的那一刻才将din赋给dout 1 module cnt_test( 2 clk, 阅读全文
摘要：
还是需两个计数器，一个变量Z，计数器加1条件改为 dout !=0，这样可以省点资源 1 module cnt_test( 2 clk, 3 rst_n, 4 en1, 5 // en2, 6 // en3, 7 dout 8 ); 9 10 input clk; 11 input rst_n; 1 阅读全文
摘要：
1 module cnt_test( 2 clk, 3 rst_n, 4 en1, 5 // en2, 6 // en3, 7 dout 8 ); 9 10 input clk; 11 input rst_n; 12 input en1; 13 //input en2; 14 //input en3 阅读全文
摘要：
首先只需一个计数器就可以，设定变量x，用来指示计数器cnt0 结束 1 module cnt_test( 2 clk, 3 rst_n, 4 en1, 5 en2, 6 en3, 7 dout 8 ); 9 10 input clk; 11 input rst_n; 12 input en1; 13 阅读全文
摘要：
当收到en1 = 1时 ，执行以下操作： a. 间隔2个时钟周期后，dout产生宽度为 5 个时钟周期的高电平脉冲，然后 b. 间隔2个时钟周期后，dout产生宽度为 7 个时钟周期的高电平脉冲，然后 c. 间隔2个时钟周期后，dout产生宽度为 3 个时钟周期的高电平脉冲，然后 d. 间隔2个时钟 阅读全文
摘要：
当收到en = 1时 ，执行以下操作： a. 间隔 5 个时钟周期后，dout产生宽度为 1 个时钟周期的高电平脉冲，然后 b. 间隔 4 个时钟周期后，dout产生宽度为 2 个时钟周期的高电平脉冲，然后 c. 间隔 3 个时钟周期后，dout产生宽度为 3 个时钟周期的高电平脉冲，然后 d. 间 阅读全文
摘要：
当收到en = 1时 ，执行以下操作： a. 间隔1个时钟周期后，dout产生宽度为 3 个时钟周期的高电平脉冲，然后 b. 间隔2个时钟周期后，dout产生宽度为 4 个时钟周期的高电平脉冲，然后 c. 间隔3个时钟周期后，dout产生宽度为5 个时钟周期的高电平脉冲，然后 d. 间隔4个时钟周期 阅读全文
摘要：
练习题目： 当收到en信号之后， a，隔1个时钟周期，dout输出4个高电平，然后 b，隔1个时钟周期，dout输出3个高电平，然后 c，隔1个时钟周期，dout输出2个高电平，然后 d，隔1个时钟周期，dout输出1个高电平，然后 第一关键点，隔1隔时钟，dout输出 x 个高电平，需一个计数器c 阅读全文