摘要：
三态门原理结构图： (1)、FPGA对外只有一个信号data (2)、内部有三个信号 wr_en 、wr_data 和 rd_data 先看下面这段很不规范代码， （1）、always模块里面的信号尽量不要有赋高阻 "z"， 只能赋“0” 或赋 “1”； （2）、always 模块里面尽量不要出现双 阅读全文
摘要：
1 /***********************************************************************************************************************************/ 2 3 //for循环 4 阅读全文
摘要：
LCD12864用 的是SPI串口形式，接口信号简单，好久之前用过LCD12864做过实验，“LCD12864 液晶显示-汉字及自定义显示（串口）”，但现在拿之前的代码下载进去，压根就不正常，没法显示，现在看之前写的代码，真的是没法入眼，很不规范。 LCD 的SPI硬件 原理图接法： （1）、VDD 阅读全文
摘要：
当按键被按下在到被释放，期间产生的输入信号会发生抖动，如果不进行消抖处理，直接使用可能就会误触发。 按键消抖实验设计思路，当按键被按下，隔20ms取数据，也就是说20ms的前后各取一次数据进行边沿检测： （1）、需要一个计数器cnt，因为按键随时都可能会被按下，所以计数器需一直启动在计数，需一直在检 阅读全文
摘要：
I2C完整的随机读写时序前面已经贴出来了，这里直接贴状态机图： 设计思路同之前的方法，有了前面的随机读、 写的实验，这里将读、写融合在一个状态机里面，很快就整合完了，验证也是非常的OK。 注意区分在写状态时的ack_flag 和 读状态时的ack_flag，同时加上wr_vld 和 rd_vld 来 阅读全文
摘要：
eeprom I2C随机读 完整时序： 状态机： 设计思路参考 状态机练习 -- 随机写 日志。 完整代码： 1 module eeprom_rd( 2 clk, 3 rst_n, 4 rd_en, 5 // slave_address, 6 // reg_address, 7 // reg_dat 阅读全文
摘要：
eeprom的I2C 随机写完整时序如下： 状态机如下： 设计思路： （1）、产生scl时钟需要一个计数器 cnt0，本实验scl 是100K速率 1 //计数产生scl时钟 2 always @(posedge clk or negedge rst_n)begin 3 if(!rst_n)begi 阅读全文
摘要：
DAC8168C 时序图： 数据格式： 一组数据是32bit 至少产生32个sclk. 发送数据是在SCLK的上升延发出 利用状态机实现每个通道输出的电压不一样，每个状态之间延时50ms进行切换 状态机如下图： 代码： 1 module dac8168( 2 clk, 3 rst_n, 4 5 ld 阅读全文
摘要：
注意：dout 在dout_vld有效时，其值有效，说明 dou_vld 和 dout 是在同一拍上 状态机： 产生输出： 代码： 1 module state_test( 2 clk, 3 rst_n, 4 din_vld, 5 din, 6 7 dout_vld, 8 dout 9 ); 10 阅读全文
摘要：
首先在原理图中将差分线对用差分符号进行标记，place -> Directives ->Differerntial Pair，放置在差分线上， 注意网络命名规则，如下图B_IO5_P和B_IO5_N ，除了后缀_P 和_N 不一样，前面的字符名字必须一样，这样 原理图就会自动识别到差分线对。 将网表 阅读全文