12 2019 档案
摘要:对modelsim的仿真库进行编译和设置,使得可以vivado可以调用
阅读全文
摘要:介绍基于Xsim的逻辑仿真流程和保存波形
阅读全文
摘要:以IP为核心的的设计流程,独立控制IP,IP对应的tcl命令等
阅读全文
摘要:介绍Vivado的特性和使用模式
阅读全文
摘要:利用Vivao的IP自带的示例工程就行仿真
阅读全文
摘要:什么时候可以说,这个设计的可以Tapout了,验证什么时候是个头。验证的指标之一:code coverage
阅读全文
摘要:前面讲的都是功能仿真 ,都是理想的仿真,验证代码的功能,前仿只是完成了一部分。后防包括了器件自身的延迟,连线的延迟等
阅读全文
摘要:大型SoC的设计:大部分时间在做优化,设计,写代码是其次。更多的是Debug 衡量仿真的效率:仿真速度快,CPU资源少,内存少
阅读全文
摘要:仿真的结果和预计的的不一样(debugging simulation mismatches)
阅读全文
摘要:保存仿真结果VCD文件进行后处理
阅读全文
摘要:利用图形化的DVE进行仿真Debug
阅读全文
摘要:VCS利用命令行进行仿真
阅读全文
摘要:VCS仿真工具怎么处理交给他的代码,VCS支持Verilog、SV、VHDL、C语言
阅读全文

浙公网安备 33010602011771号