Doreen的FPGA自留地

DE1-SOC IR 红外发送接收案例中 IR 数据接收的代码解析——RX

摘要：今天来分析下友晶科技 DE1-SOC 的CD 里面的 DE1-SoC__._._.__HWrev_.rev__SystemCD\Demonstrations\FPGA\DE1_SoC_IR 案例的IR 接收的代码。首先大家要先百度了解下 NEC IR 协议。关于DE1-SOC IR 输出的代阅读全文

posted @ 2021-01-27 09:43 Doreen的FPGA自留地阅读(641) 评论(0) 推荐(0)

DE1-SOC IR 红外发送接收案例中 IR 数据发送的代码解析——TX

摘要：首先大家要先百度了解下 NEC IR 协议。 IR 接收的分析参考我后来的博客：https://www.cnblogs.com/DoreenLiu/p/14333437.html ##一、任务描述今天来分析一下友晶科技 DE1-SOC 的CD 里面的 DE1-SoC__._._.__HWrev_ 阅读全文

posted @ 2021-01-22 14:51 Doreen的FPGA自留地阅读(393) 评论(0) 推荐(0)

IR 发送数据的上升沿和下降沿的判断（FPGA的边沿检测电路实现）

摘要：关于IR 接收数据的上升沿和下降沿的判断, 其实可以画图来理解：手动把电路画出来，并且进行了推算：上面输入的1010 是 IR 的那种特殊传输方式， 560us低+560us高代表传输的是0 ，560us低+560us x3 高代表传输的是1 。如果就拿普通的0101传输，推算如下：边沿阅读全文

posted @ 2021-01-21 16:02 Doreen的FPGA自留地阅读(687) 评论(0) 推荐(0)

IR（红外线）接收器的数据发送结束判断（结束码）

摘要：友晶科技的《逻辑电路设计 DE2-115 实战宝典》的第7章节有讲解 IR 接收器的原理以及有对IR 接收数据的解析。但是我看到代码里面提到IR 数据是否传输完成的判断是： parameter IDLE_HIGH_DUR = 262143; // data_count 262143*0.0 阅读全文

posted @ 2021-01-21 15:59 Doreen的FPGA自留地阅读(625) 评论(0) 推荐(0)

并行输出的时候为何要加一级寄存器（确保稳定输出）

摘要：并行输出的最后都加上了一级寄存器，这是什么目的呢？首先看友晶科技 IR （红外线）控制章节第 294页（《逻辑电路设计——DE2-115 实战宝典》）代码：这里提到是为了稳定输出。为什么寄存一下就能稳定输出？我们来看一下我在网络上找的关于总线输出最后加一级寄存器的教学PPT：里面解释阅读全文

posted @ 2021-01-21 10:11 Doreen的FPGA自留地阅读(465) 评论(0) 推荐(0)

I2C通信协议中读数据时为何要设置一次W/R位为写？（是为了Dummy Write 哑写还是为了写内部地址？）

摘要： I2C（Inter-Integrated Circuit）是一种由飞利浦半导体（现为恩智浦半导体）在1980年代初开发的同步、串行的总线型通信协议。它主要用于短距离通信，特别是在同一块印刷电路板（PCB）上的集成电路（IC）之间进行通信。 I2C单个字节写时序：（截图来自友晶科技书籍《DE2-115 阅读全文

posted @ 2021-01-19 11:56 Doreen的FPGA自留地阅读(8102) 评论(0) 推荐(4)

ModelSim 仿真遇到提示 # ** Fatal: (vsim-3366) ... Ports cannot be connected by name when a module contains unnamed ports.

摘要：最近在写一个I2C master 写的控制模块，在仿真的时候遇到错误提示： # ** Fatal: (vsim-3366) E:/Project/Quartus/LD/my_i2c/my_i2c_vlg_tst.v(51): Ports cannot be connected by name wh 阅读全文

posted @ 2021-01-15 12:13 Doreen的FPGA自留地阅读(699) 评论(0) 推荐(0)

更新 preloader 和 uboot 出现 Starting kernel 卡住的现象（SOC EDS 版本问题）（DE0-Nano-SOC）

摘要：使用DE0-Nano-Soc开发板，不更改GHRD 任何硬件配置，在17.1 的 SOC EDS 下重新编译preloader 和uboot （具体步骤参考：http://www.myfpga.org/discuz/forum.php?mod=viewthread&tid=190021）然后更新到阅读全文

posted @ 2021-01-12 10:31 Doreen的FPGA自留地阅读(527) 评论(0) 推荐(0)

HPS 端外设的引脚要不要分配？ DE1-SOC

摘要：关于 HPS IO 复用细节请参考我之前的博客: https://www.cnblogs.com/DoreenLiu/p/14012088.html 目录HPS端普通外设引脚分配（uart、spi、I2C、USB、GPIO、ethernet、SD card等）HPS 的 SDRAM 外设的引脚分配阅读全文

posted @ 2021-01-06 16:52 Doreen的FPGA自留地阅读(1917) 评论(0) 推荐(0)

Verilog 可综合和不可综合的理解

摘要：之前我看了一个很简单的Verilog代码，里面用到 initial：然后综合得到如下电路：我一直误解为这些不可综合的语句是不能出现在设计里面，只能出现在仿真里面的。我以为如果出现在设计里面了也会被忽略掉。但是我发现 initial 里面的语句实际中确实起了作用，它初始化了counter，我把代码阅读全文

posted @ 2021-01-06 14:07 Doreen的FPGA自留地阅读(4422) 评论(2) 推荐(1)

导航

2021年1月27日

2021年1月22日

2021年1月21日

2021年1月19日

2021年1月15日

2021年1月12日

2021年1月6日