Doreen的FPGA自留地

【数字逻辑电路】VERILOG和VHDL

摘要：硬件描述语言（HDL）是一种用于描述数字电路结构和行为的建模语言。另外，HDL允许通过仿真测试设计的电路。硬件描述语言以文本格式表示时序行为和电路结构。此外，根据硬件模块的需求，HDL的语法和语义还包括表示时序和并发的符号。硬件描述语言中一个很好的例子是VHDL，它是VHSIC Hardware 阅读全文

posted @ 2024-04-28 15:50 Doreen的FPGA自留地阅读(1) 评论(0) 推荐(0) 编辑

【数字逻辑课程】【DE1-SOC】有限状态机

摘要：留白阅读全文

posted @ 2024-04-28 12:03 Doreen的FPGA自留地阅读(1) 评论(0) 推荐(0) 编辑

【数字逻辑课程】【DE1-SOC】计数器与分频器

摘要：留白阅读全文

posted @ 2024-04-28 12:03 Doreen的FPGA自留地阅读(1) 评论(0) 推荐(0) 编辑

【数字逻辑课程】【DE1-SOC】乘法器

摘要：留白阅读全文

posted @ 2024-04-28 12:02 Doreen的FPGA自留地阅读(1) 评论(0) 推荐(0) 编辑

【数字逻辑课程】【DE1-SOC】移位寄存器

摘要：留白阅读全文

posted @ 2024-04-28 12:01 Doreen的FPGA自留地阅读(1) 评论(0) 推荐(0) 编辑

【数字逻辑课程】【DE1-SOC】加法器

摘要：留白阅读全文

posted @ 2024-04-28 12:00 Doreen的FPGA自留地阅读(1) 评论(0) 推荐(0) 编辑

【数字逻辑课程】【DE1-SOC】锁存器、触发器、寄存器

摘要：留白阅读全文

posted @ 2024-04-28 11:59 Doreen的FPGA自留地阅读(1) 评论(0) 推荐(0) 编辑

【数字逻辑课程】【DE1-SOC】编译器和译码器

摘要：留白阅读全文

posted @ 2024-04-28 11:58 Doreen的FPGA自留地阅读(1) 评论(0) 推荐(0) 编辑

【数字逻辑课程】【DE1-SOC】多路数据选择器

摘要：留白阅读全文

posted @ 2024-04-28 11:56 Doreen的FPGA自留地阅读(1) 评论(0) 推荐(0) 编辑

【数字逻辑课程】【DE1-SOC】逻辑门

摘要：一、逻辑门下图所示是几个基本的逻辑门：或门，与门，异或门，非门。这里用了一些文本以及真值表来描述逻辑门的功能。一个数字电路可以通过许多逻辑门组合而成。下图所示的是一个加法操作的电路设计。这个电路被称之为半加器。它被用来计算两个n-bits的操作数的最低有效位（LSB）的总和并输出总和及加权。（用阅读全文

posted @ 2024-04-28 11:55 Doreen的FPGA自留地阅读(1) 评论(0) 推荐(0) 编辑

导航

2024年4月28日