Doreen的FPGA自留地

Ubuntu系统安装了Quartus 25.1.1，为什么terminal就是找不到quartus_pgm 和sopc-create-header-files（要设置环境变量）

摘要：最近在参考Altera提供的Agilex 5设备树制作笔记： https://www.rocketboards.org/foswiki/Documentation/HOWTOCreateADevicetreeForAgilexSoC 验证环境的时候提示： NOT located - quartus 阅读全文

posted @ 2026-03-10 09:42 Doreen的FPGA自留地阅读(1) 评论(0) 推荐(0)

Quartus 25.1.1当中没有reset release IP 怎么办报错：Use the Reset Release IP in Intel Agilex 5 FPGA designs to ensure a successful configuration

摘要：当Agilex 5 的Qsys 系统里面没有添加Reset Release IP时，系统编译以后会在critical warning 里面提醒：Use the Reset Release IP in Intel Agilex 5 FPGA designs to ensure a successfu 阅读全文

posted @ 2026-03-06 16:59 Doreen的FPGA自留地阅读(3) 评论(0) 推荐(0)

reset IP 设置active low和 Input Synchronous edges 提示Missing connection end (try "Remove Dangling Connections）

摘要： soc_system.clock in.out clk/reset in.clk Missing connection end (try "Remove Dangling Connections 参考如下操作：错误就不会报了。阅读全文

posted @ 2026-03-03 17:40 Doreen的FPGA自留地阅读(3) 评论(0) 推荐(0)

自己创建Quartus工程，为DE25-Nano 设计一个底层硬件时为什么在uboot阶段访问FPGA端外设LED时串口卡死，无任何反应（系统复位reset信号问题）

摘要：参考友晶官方的GHRD工程做一个更小系统，其中IP架构如下：参考https://github.com/johnnyfan1979/public_doc/blob/main/documentation/DE25_Nano/DE25%20Nano%20Build%20Linux%20image%20f 阅读全文

posted @ 2026-03-03 17:32 Doreen的FPGA自留地阅读(6) 评论(0) 推荐(0)

为什么在uboot阶段访问FPGA端外设LED时串口时提示error Please reset the board (需手动bridge enable)

摘要：测试友晶官网提供的de25_nano_revA_sdcard_console_v1.1.zip的镜像，想在 U-Boot 阶段与 FPGA 外设（如 LED、开关、按键）交互，通过内存映射来读写控制这些外设的寄存器。可以用uboot命令mw和md来读写寄存器。可是遇到这些提示： Agilex 5的阅读全文

posted @ 2026-03-03 17:18 Doreen的FPGA自留地阅读(4) 评论(0) 推荐(0)

Agilex 5 的HPS 工程里面若没有设置HPS IO 的引脚绑定和IO_STANDARD属性，就会无法生成sof文件

摘要： Agilex 5 的HPS 工程里面若没有设置HPS IO 的引脚绑定和IO_STANDARD属性，就会无法生成sof文件，提示如下： Critical Warning(25196): A programming file will not be generated because the asse 阅读全文

posted @ 2026-02-26 16:15 Doreen的FPGA自留地阅读(4) 评论(0) 推荐(0)

Agilex 5和Cyclone V 都是SOC FPGA，设计带有HPS 工程时Cyclone V 只需设定HPS IO 的IO_STANDARD，而Agilex 5需要分配HPS IO引脚和IO_STANDARD

摘要：拿DE10-Nano和DE25-Nano来举例： DE10-Nano的DE10-Nano_v.1.3.8_HWrevC_SystemCD\Demonstrations\SoC_FPGA\DE10_NANO_SoC_GHRD工程要在.qsf里面设置这些： # # HPS# set_instance_a 阅读全文

posted @ 2026-02-26 16:10 Doreen的FPGA自留地阅读(4) 评论(0) 推荐(0)

Error: emif_0_lpddr4: Example design is not supported for HPS_EMIF.

摘要： Error: emif_0_lpddr4: Example design is not supported for HPS_EMIF.Error: Failed to generate example design example_design to: C:\Users\dongl\AppData\ 阅读全文

posted @ 2026-02-25 10:31 Doreen的FPGA自留地阅读(4) 评论(0) 推荐(0)

编译DE25Nano的工程提示打不开emif_io96b_interface.svh和cal_io96b_interface.svh文件

摘要： Qsys系统 generate之后，点击Start Compilation按钮进行全编译，系统提示打不开这两个文件：emif_io96b_interface.svh和cal_io96b_interface.svh 解决办法之一是直接将绝对路径添加进去：保存这两个改动之后，再点击Start Com 阅读全文

posted @ 2026-02-25 10:28 Doreen的FPGA自留地阅读(3) 评论(0) 推荐(0)

忘记配置LPDDR4的参数导致系统编译的时候报错：Error(14566): The Fitter cannot place 4 periphery component(s) due to conflicts with existing constraints (4 BYTE(s)).

摘要：忘记配置LPDDR4的参数导致系统编译的时候报错：Error(14566): The Fitter cannot place 4 periphery component(s) due to conflicts with existing constraints (4 BYTE(s)). Fix t 阅读全文

posted @ 2026-02-25 10:15 Doreen的FPGA自留地阅读(4) 评论(0) 推荐(0)

导航

2026年3月10日

2026年3月6日

2026年3月3日

2026年2月26日

2026年2月25日