Doreen的FPGA自留地

如何正确使用DE25-Nano 开发板的J3口（external JTAG header ）

摘要：有客户参考DE25-Nano_User_manual_revB.pdf的3.7章节内容：使用JTAG-HS2 Programming Cable - Digilent 接方式如下： HS2 VDD to J3 pin 4； HS2 GND to pin 10； HS2 TCK to pin 1；阅读全文

posted @ 2026-04-23 11:38 Doreen的FPGA自留地阅读(6) 评论(0) 推荐(0)

DE25-Nano工程编译提示 Error(22849)

摘要： Error(22849): Intel FPGA IP instantiated in the design requires the DEVICE_INITIALIZATION_CLOCK option to be set to either OSC_CLK_1_25MHZ, OSC_CLK_1_ 阅读全文

posted @ 2026-04-15 15:03 Doreen的FPGA自留地阅读(7) 评论(0) 推荐(0)

分享一款特别好用的在线画波形工具WaveDrom 在线编辑器

摘要： WaveDrom 在线编辑器即https://wavedrom.com/editor.html { "signal": [ { "name": "sclk", "wave": "PPPPPPPPPPPPPPPPPPPPPPPPPPPPPPPPPPPP", "period": 1 }, { "nam 阅读全文

posted @ 2026-03-18 17:56 Doreen的FPGA自留地阅读(60) 评论(0) 推荐(0)

基于DE1-SOC的My First Nios II 工程免费下载（Quartus 17.1 Lite）

摘要：通过网盘分享的文件：基于DE1-SOC的my_first_niosII.rar链接: https://pan.baidu.com/s/1ivsM0NBUR-S2tmcd0dTSSA 提取码: tera 测试时，DE1-SOC 开发板的LED灯会亮和灭，Nios II 控制台会出现打印信息如下：阅读全文

posted @ 2026-03-12 10:21 Doreen的FPGA自留地阅读(4) 评论(0) 推荐(0)

编译nios 工程遇到 address 0x10df4 of helloworld.elf section `.bss' is not within region `onchip_memory2_0'

摘要： 18:24:51 **** Build of configuration Nios II for project helloworld **** make all Info: Building ../helloworld_bsp/ D:/intelFPGA_lite/17.1/nios2eds/bi 阅读全文

posted @ 2026-03-12 10:06 Doreen的FPGA自留地阅读(3) 评论(0) 推荐(0)

编译nios II 工程时遇到 Makefile not up to date....sopcinfo has been modified since the BSP was generated. Generate the BSP to update the Makefile, and then build again

摘要： 18:16:12 **** Build of configuration Nios II for project helloworld **** make all Info: Building ../helloworld_bsp/ D:/intelFPGA_lite/17.1/nios2eds/bi 阅读全文

posted @ 2026-03-11 18:38 Doreen的FPGA自留地阅读(9) 评论(0) 推荐(0)

打开一个Nios II 工程遇到空白或者编译无法生成elf文件时，尝试删除software 工程，重新手动创建Nios II 工程也许可解决问题

摘要：打开一个Nios II 工程遇到空白（如下图）或者编译无法生成elf文件时，尝试删除software 工程，重新手动创建Nios II 工程也许可解决问题。重新创建Nios II 工程的步骤请参考：10-【友晶科技Terasic】基于FPGA实现LTC2308控制器的设计——Nios II软件阅读全文

posted @ 2026-03-11 15:30 Doreen的FPGA自留地阅读(10) 评论(0) 推荐(0)

Ubuntu系统安装了Quartus 25.1.1，为什么terminal就是找不到quartus_pgm 和sopc-create-header-files（要设置环境变量）

摘要：最近在参考Altera提供的Agilex 5设备树制作笔记： https://www.rocketboards.org/foswiki/Documentation/HOWTOCreateADevicetreeForAgilexSoC 验证环境的时候提示： NOT located - quartus 阅读全文

posted @ 2026-03-10 09:42 Doreen的FPGA自留地阅读(12) 评论(0) 推荐(0)

Quartus 25.1.1当中没有reset release IP 怎么办报错：Use the Reset Release IP in Intel Agilex 5 FPGA designs to ensure a successful configuration

摘要：当Agilex 5 的Qsys 系统里面没有添加Reset Release IP时，系统编译以后会在critical warning 里面提醒：Use the Reset Release IP in Intel Agilex 5 FPGA designs to ensure a successfu 阅读全文

posted @ 2026-03-06 16:59 Doreen的FPGA自留地阅读(13) 评论(0) 推荐(0)

reset IP 设置active low和 Input Synchronous edges 提示Missing connection end (try "Remove Dangling Connections）

摘要： soc_system.clock in.out clk/reset in.clk Missing connection end (try "Remove Dangling Connections 参考如下操作：错误就不会报了。阅读全文

posted @ 2026-03-03 17:40 Doreen的FPGA自留地阅读(6) 评论(0) 推荐(0)

导航

2026年4月23日

2026年4月15日

2026年3月18日

2026年3月12日

2026年3月11日

2026年3月10日

2026年3月6日

2026年3月3日