摘要：
点击Quartus软件工具栏的Tools --> Run Simulation Tool --> RTL Simulation启动ModelSim仿真提示： # ** Error: (vsim-3170) Could not find 'lab1_tb'. 这是因为 testbench文件名与其中m 阅读全文
2024年4月30日
摘要：
用Modelsim 仿真的时候提示： 然后查看lab1_nativelink_simulation.rpt 文件有这样的提示：error deleting "msim_transcript": permission denied 阅读全文
2024年4月28日
摘要：
硬件描述语言（HDL）是一种用于描述数字电路结构和行为的建模语言。另外，HDL允许通过仿真测试设计的电路。硬件描述语言以文本格式表示时序行为和电路结构。此外，根据硬件模块的需求，HDL的语法和语义还包括表示时序和并发的符号。 硬件描述语言中一个很好的例子是VHDL，它是VHSIC Hardware 阅读全文
摘要：
实验四 锁存器、触发器、寄存器 4.1 实验目的 理解时序逻辑电路的概念和基本原理； 掌握锁存器、触发器和寄存器的原理和架构及代码实现； 熟悉数字电路的设计、仿真流程，最后在DE1-SOC开发板上验证设计 。 4.2 原理介绍 4.2.1 时序逻辑电路 前三个实验中，我们学习了基本的逻辑门、多路数据 阅读全文
摘要：
实验三 编码器和译码器 3.1 实验目的 上一章节我们学习了简单组合逻辑电路——多路数据选择器，在本章节我们将学习另外一种数字系统中常见的简单组合逻辑电路——编码器和译码器。然后通过一个设计一个简易的计算器让大家进一步巩固FPGA开发的流程和方法。 本节您将掌握的内容如下： 理解编码器和解码器的概念 阅读全文