摘要：
一、间隔定时器结构 间隔定时器的结构框图： 该间隔定时器有如下两个特点： - Avalon-MM接口，提供对6个16位寄存器的访问；- 有一个脉冲输出接口（可选），可用作周期性脉冲发生器； 该间隔定时器的所有寄存器都是16位的，可兼容16-bit和32-bit处理器。某些寄存器只存在于特定的配置中， 阅读全文
2024年7月16日
2024年7月12日
摘要：
当我们设置PIO 这个IP的方向的时候，可以看到： Input和Output一个是输入，一个是输出，那么Bidir和InOut有什么区别呢？ bidir，指n位宽的信号中的每1bit，可以单独分别设置为读还是写。inout，指将n位宽的信号，全设置为读或写。 只有设置为bir模式的时候，才存在dir 阅读全文
摘要：
一、PIO寄存器介绍 Avalon®-MM主机外设（如CPU）通过四个32位寄存器控制并与PIO核通信，如下所示。该表假设PIO核的I/O端口被配置为n位宽度。 以上截图来自Intel Embedded Peripherals IP User Guide 。 data寄存器 如果将PIO硬件配置为输 阅读全文
2024年5月13日
2024年4月30日
摘要：
点击Quartus软件工具栏的Tools --> Run Simulation Tool --> RTL Simulation启动ModelSim仿真提示： # ** Error: (vsim-3170) Could not find 'lab1_tb'. 这是因为 testbench文件名与其中m 阅读全文
摘要：
用Modelsim 仿真的时候提示： 然后查看lab1_nativelink_simulation.rpt 文件有这样的提示：error deleting "msim_transcript": permission denied 阅读全文
2024年4月28日
摘要：
硬件描述语言（HDL）是一种用于描述数字电路结构和行为的建模语言。另外，HDL允许通过仿真测试设计的电路。硬件描述语言以文本格式表示时序行为和电路结构。此外，根据硬件模块的需求，HDL的语法和语义还包括表示时序和并发的符号。 硬件描述语言中一个很好的例子是VHDL，它是VHSIC Hardware 阅读全文
摘要：
本教程基于17.1 Lite版本。Intel® Quartus® Prime Lite Edition Design Software Version 17.1 for Windows免费下载地址：https://www.intel.com/content/www/us/en/software-ki 阅读全文
摘要：
留白 阅读全文