摘要: 阅读全文
posted @ 2024-10-22 22:59 一鸣惊人_001 阅读(29) 评论(0) 推荐(0)
摘要: 功耗管理是一个至关重要的设计目标。随着芯片集成度的提高和应用场景的多样化,如何有效地降低功耗成为设计工程师面临的主要挑战之一。功耗主要分为动态功耗和静态功耗,其中动态功耗由时钟信号引起的晶体管开关活动占据了相当大的比例。 门控时钟(Clock Gating)技术作为一种有效的动态功耗优化手段,已经广 阅读全文
posted @ 2024-10-22 22:56 一鸣惊人_001 阅读(382) 评论(0) 推荐(0)
摘要: 背景 在看向量处理器ara源码的时候在sequencer、vmfpu、masku、sldu、addrgen等单元都看到了lzc单元,起初不知道这个缩写的含义,看了模块发现是一个计算头部或尾部1个数的模块trailing zero counter / leading zero counter(也就是第 阅读全文
posted @ 2024-10-21 22:54 一鸣惊人_001 阅读(144) 评论(2) 推荐(0)
摘要: 背景 在调试一些chisel项目的波形时,经常遇到某些信号有多路,添加这些信号经常需要一个个找、一个个调整顺序,麻烦。 如有多路提交通道,io_commits_commitValid_0 ~ io_commits_commitValid_7、io_commits_robIdx_0_value[7:0 阅读全文
posted @ 2024-10-12 21:31 一鸣惊人_001 阅读(63) 评论(0) 推荐(0)
摘要: 背景 矩阵乘法是众多科学计算和人工智能应用中的核心计算部分。同样,在高性能计算领域,许多线性代数算法也都依赖于高效的矩阵乘法实现。因此,矩阵乘法的性能优化成为了提升整个计算系统性能的重要途径。 在评估处理器性能尤其是向量扩展时,矩阵乘法常常作为一个典型的测试用例。在进行RTL仿真或物理机测试时,通过 阅读全文
posted @ 2024-07-12 22:48 一鸣惊人_001 阅读(240) 评论(0) 推荐(0)
摘要: 背景 时钟切换在许多场景中是必要的,例如在时钟频率变化、电源管理、时钟域之间的通信以及故障恢复等。尤其是SoC中通常会有多个时钟,有芯片内部RC电路震荡的不那么精确的时钟,也有外部晶振输入的较精确的时钟,也有经过PLL倍频后的高速时钟,也有低功耗休眠时的低速时钟,在不同的场景进行时钟的切换以满足性能 阅读全文
posted @ 2024-07-08 22:27 一鸣惊人_001 阅读(439) 评论(0) 推荐(0)
摘要: 背景 EDA服务器为了保密禁止通过VNC进行复制粘贴等操作,我手上暂时也没有跳板机账号进行上传文件。不过就算有跳板机,经常想上传比较短的代码还得折腾一圈。然后就想又没禁止键盘输入,那么就用脚本来模拟键盘输入好了。 然后试了下在VNC Viewer中是可以的(本来还打算如果普通的系统事件会被阻止的话就 阅读全文
posted @ 2024-06-14 04:20 一鸣惊人_001 阅读(40) 评论(0) 推荐(0)
摘要: 背景 最近把SoC工程在服务器上用vcs和verdi来进行前端仿真和debug。 然后看到ariana使用 vcs: vcs_build cd $(vcs-library) && ./simv $(if $(VERDI), -verdi -do $(root-dir)/init_testharnes 阅读全文
posted @ 2024-06-12 23:27 一鸣惊人_001 阅读(741) 评论(0) 推荐(1)
摘要: spill register/pipeline skid buffer学习 概述 skid buffer(滑动缓冲区)是一种用于实现背靠背传输的技术之一。通过使用滑动缓冲区,可以在发送方和接收方之间实现流水线传输,并在数据到达接收方之前将其暂时存储在缓冲区中。这样,即使发送方和接收方之间没有组合逻辑 阅读全文
posted @ 2024-06-12 20:02 一鸣惊人_001 阅读(649) 评论(0) 推荐(0)
摘要: 缩写 ISS instruction set simulator PK proxy kernel bbl berkeley boot loader fesvr front end server htif host target interface DPI direct programming int 阅读全文
posted @ 2024-06-07 19:21 一鸣惊人_001 阅读(105) 评论(0) 推荐(0)