Bowen

摘要： 背景 由于EDA工具的广泛支持，采用同步电路设计的方法是目前SoC设计的基本要求，但在一个功能复杂的SoC系统中，难免会有异步信号与同步电路交互的问题。特别是在许多核组成的SoC中，通常采用全局异步局部同步 (GALS) 的设计。 最近项目中需要跨时钟域同步数据。 数据跨时钟同步通常可以采用异步FI 阅读全文

摘要： 介绍 我自己在做一些小项目以及验证想法时经常就在windows下使用vscode、iverilog、gtkwave进行开发了。 最大的优势就是轻量与快，在我的环境下启动modelsim以及其他eda软件都比较慢，而使用这些工具搭建的开发流启动起来非常快（从打开工程到输出波形）。 整体体验还不错。 使 阅读全文

摘要： 在ara_soc裸机 (bare metal, RTL模型) 上运行llama2大型语言模型 阅读全文