摘要:
module ADC081S101_dirver ( input clk, //系统时钟 input rst_n, //系统复位,低有效 output reg adc_cs, //SPI总线CS output reg adc_clk, //SPI总线SCK input adc_dat, //SPI总 阅读全文
posted @ 2022-09-15 13:16
多多和羊羊
阅读(39)
评论(0)
推荐(0)
摘要:
module Segment_led ( input seg_dot, //seg_dot input input [3:0] seg_data, //seg_dot input output [8:0] segment_led //MSB~LSB = SEG,DP,G,F,E,D,C,B,A ); 阅读全文
posted @ 2022-09-15 10:47
多多和羊羊
阅读(46)
评论(0)
推荐(0)
浙公网安备 33010602011771号