上一页 1 ··· 8 9 10 11 12 13 14 15 16 ··· 19 下一页
摘要: FFT(快速傅里叶变换)其本质就是DFT,只不过可以快速的计算出DFT结果,要弄懂FFT,必须先弄懂DFT,DFT(DiscreteFourier Transform) 离散傅里叶变换的缩写,咱们先来详细讨论DFT,因为DFT懂了之后,FFT就容易的多了 DFT(FFT)的作用:可以将信号从时域变换 阅读全文
posted @ 2022-09-27 21:19 多多和羊羊 阅读(831) 评论(0) 推荐(0)
摘要: module Debounce # ( parameter KEY_WIDTH = 1 //消抖按键数量 ) ( input clk, //系统时钟 12MHz input rst_n, //系统复位 低有效 input [KEY_WIDTH-1:0] key_n, //按键信号输入 output 阅读全文
posted @ 2022-09-19 00:14 多多和羊羊 阅读(111) 评论(0) 推荐(0)
摘要: module Array_KeyBoard # ( parameter CNT_200HZ = 60000 //5ms ) ( input clk, input rst_n, input [3:0] col, output reg [3:0] row, output reg [15:0] key_o 阅读全文
posted @ 2022-09-18 22:32 多多和羊羊 阅读(145) 评论(0) 推荐(0)
摘要: module PWM # ( parameter WIDTH = 32 //ensure that 2**WIDTH > cycle ) ( input clk, input rst_n, input [WIDTH-1:0] cycle, //cycle > duty input [WIDTH-1: 阅读全文
posted @ 2022-09-18 22:26 多多和羊羊 阅读(51) 评论(0) 推荐(0)
摘要: module Encoder ( input clk, input rst_n, input key_a, // 旋转编码器EC11的A脚 input key_b, // 旋转编码器EC11的B脚 output reg L_pulse, // 左旋脉冲输出 output reg R_pulse // 阅读全文
posted @ 2022-09-17 10:38 多多和羊羊 阅读(216) 评论(0) 推荐(0)
摘要: module Debounce # ( parameter KEY_WIDTH = 1 //消抖按键数量 ) ( input clk, //系统时钟 12MHz input rst_n, //系统复位 低有效 input [KEY_WIDTH-1:0] key_n, //按键信号输入 output 阅读全文
posted @ 2022-09-17 10:11 多多和羊羊 阅读(72) 评论(0) 推荐(0)
摘要: module DAC081S101_driver ( input clk, input rst_n, output reg dac_done,//DAC采样完成标志 input [7:0] dac_data,//DAC采样数据 output reg dac_sync,//SPI总线CS output 阅读全文
posted @ 2022-09-16 22:05 多多和羊羊 阅读(195) 评论(0) 推荐(0)
摘要: module Segment_scan ( input clk, input rst_n, input [3:0] dat_1, //SEG1 显示的数据输入,左边第一个数码管 input [3:0] dat_2, input [3:0] dat_3, input [3:0] dat_4, inpu 阅读全文
posted @ 2022-09-16 11:17 多多和羊羊 阅读(195) 评论(0) 推荐(0)
摘要: /* Includes */ #include "main.h" #include "dma.h" #include "spi.h" #include "tim.h" #include "gpio.h" #include "oled.h" #include "bmp.h" /* Private in 阅读全文
posted @ 2022-09-15 20:51 多多和羊羊 阅读(128) 评论(0) 推荐(0)
摘要: module Voltage_Meas ( input clk, input rst_n, output adc_cs, output adc_clk, input adc_dat, output [8:0] seg_1, output [8:0] seg_2 ); wire clk_24mhz; 阅读全文
posted @ 2022-09-15 15:54 多多和羊羊 阅读(90) 评论(0) 推荐(0)
上一页 1 ··· 8 9 10 11 12 13 14 15 16 ··· 19 下一页