会员
众包
新闻
博问
闪存
赞助商
HarmonyOS
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
xiaoberber
博客园
首页
新随笔
联系
订阅
管理
2022年11月3日
Verilog +: -:语法
摘要: 1."+:"变量[起始地址 +: 数据位宽] <–等价于–> 变量[(起始地址+数据位宽-1):起始地址] data[0 +: 8] <--等价于--> data[7:0]data[15 +: 2] <--等价于--> data[16:15]2."-:"变量[结束地址 -: 数据位宽] <–等价于–
阅读全文
posted @ 2022-11-03 09:49 多多和羊羊
阅读(358)
评论(0)
推荐(0)
公告