[置顶](原創) 入圍2009全球華文部落格大獎(教育應用組)

posted @ 2009-11-24 20:50 真 OO无双阅读(762) | 评论 (6) | 编辑

很榮幸能入圍中時部落格所舉辦的全球華文部落格大獎，雖然我今年的文章『產量』與『質量』已經大不如前了。

posted @ 2009-03-19 22:30 真 OO无双阅读(3968) | 评论 (51) | 编辑

很多人問我，為什麼我最近很少有新文章，很少回答問題，主要是因為我畢業，且現在在工作了。

posted @ 2008-07-16 00:39 真 OO无双阅读(4916) | 评论 (35) | 编辑

我的研究心得紀錄。

posted @ 2009-11-24 20:50 真 OO无双阅读(762) | 评论 (6) | 编辑

很榮幸能入圍中時部落格所舉辦的全球華文部落格大獎，雖然我今年的文章『產量』與『質量』已經大不如前了。

posted @ 2009-11-09 23:21 真 OO无双阅读(1520) | 评论 (1) | 编辑

第一個iPhone病毒ikee iPhone，主要是依賴大家JB後有裝SSH，但又沒去改root預設密碼進行入侵，本文介紹如何去更改root密碼。

posted @ 2009-11-09 22:42 真 OO无双阅读(458) | 评论 (0) | 编辑

iPhone也出現病毒啦，果然有人的地方就有江湖，人多的OS就有病毒。

posted @ 2009-11-03 23:26 真 OO无双阅读(836) | 评论 (0) | 编辑

玩iPhone JB，最怕的就是出現白蘋，我昨晚也『終於』遇到了。

posted @ 2009-10-31 10:48 真 OO无双阅读(1178) | 评论 (2) | 编辑

若要將原本用軟體實現的演算法用硬體電路實現，馬上會遇到2個很基本的問題：一個是如何處理負數?另一個是如何處理overflow?雖然很基本，但一旦有問題卻很難debug。

posted @ 2009-10-25 15:15 真 OO无双阅读(1252) | 评论 (5) | 编辑

有一位老兄做了一件不可能的任務：在DE1成功執行DOS 6.22與Windows 3.0，並且開放原始碼供大家研究。

posted @ 2009-10-24 20:26 真 OO无双阅读(1131) | 评论 (1) | 编辑

很多介面都採用serial傳輸，如I2C、LVDS、mini-LVDS…等，在寫入時必須將parallel資料轉成serial，讀出時又得將serial轉成parallel，所以是個常用的電路，其原理就是使用shift register來達成，本文將一一討論parallel轉serial，serial轉parallel，也順便討論parallel轉parallel與serial轉serial。

posted @ 2009-09-30 22:58 真 OO无双阅读(1464) | 评论 (0) | 编辑

一般若想用程式語言去讀寫excel檔，直覺會使用Excel這個COM物件，事實上也可使用資料庫ADO的方式，而且速度更快。

posted @ 2009-09-30 22:35 真 OO无双阅读(914) | 评论 (1) | 编辑

使用C/C++開發APP的其中一個優點，就是不用像VB6、C#、Java一樣一定需要run time library，可以靠編譯的方式，只要一個執行檔就搞定，本文討論如何在C++ Builder 2009設定編譯方式。

posted @ 2009-08-19 23:46 真 OO无双阅读(979) | 评论 (0) | 编辑

之前討論的都是在Windows版的NC-Verilog執行Verilog PLI，若要在Linux版的NC-Verilog執行PLI，有些地方不太一樣‧

posted @ 2009-07-16 01:19 真 OO无双阅读(926) | 评论 (1) | 编辑

為了彌補Verilog system task的不足，有時我們會自己用C語言配合Veriog PLI開發自己的system task，一般我們會將dll放在執行NC-Verilog的batch file目錄，但這種方式只能by project，其他project就用不到這個dll，要如何才能讓所有project都能使用這個dll呢?

posted @ 2009-07-16 00:29 真 OO无双阅读(787) | 评论 (0) | 编辑

$skew是Verilog所提供的專門用來做timing check的system task，可以檢查兩個信號間最大的延遲，若兩個信號間的skew大於我們所指定的需求，將產生violation warning。

posted @ 2009-07-15 23:31 真 OO无双阅读(790) | 评论 (0) | 编辑

$width是Verilog所提供的專門用來做timing check的system task，可以檢查一個edge transition到另外一個相反的edge transition的時間長度是否符合規格需求，若pulse width小於我們所指定的需求，將產生violation warning。

posted @ 2009-07-12 17:10 真 OO无双阅读(1272) | 评论 (2) | 编辑

Verilog除了synthesizable RTL外，也提供non synthesizable的寫法，用來寫testbench。

posted @ 2009-07-05 17:15 真 OO无双阅读(1623) | 评论 (1) | 编辑

Subversion + Apache + TortiseSVN三個免費軟體可以構成一個強大的備份 + 版本控制平台，本文簡單記錄安裝心得。

posted @ 2009-06-15 20:45 真 OO无双阅读(2174) | 评论 (9) | 编辑

在實務上為了與其他信號同步，常會故意delay幾個clk，本文整理出幾種常見的coding style。

posted @ 2009-05-16 08:51 真 OO无双阅读(1530) | 评论 (3) | 编辑

當我們在μC/OS-II使用Multi Thread時，會將程式包在task內，但要如何將參數傳到task內呢?

posted @ 2009-05-10 03:06 真 OO无双阅读(3122) | 评论 (3) | 编辑

strtok()的簡單使用範例。

posted @ 2009-05-09 23:35 真 OO无双阅读(914) | 评论 (0) | 编辑

嚴格來說，並不是使用Verilog實現split()，而是借由Verilog PLI，在Verilog能夠"使用"split()，將string轉成array。

posted @ 2009-05-09 22:51 真 OO无双阅读(1663) | 评论 (0) | 编辑

寫過JavaScript或ASP的朋友，應該常常用到split()這個函數，他可以輕易地將string轉成array，C語言並沒有相對應的函數，只有strtok()較為接近，稍微加工後，就可以在C語言實現split()。

posted @ 2009-05-06 23:55 真 OO无双阅读(1004) | 评论 (2) | 编辑

Verilog有string型別，也有integer型別，但卻沒有提供string轉integer的函數，因此自己用Verilog PLI打造一個$atoi()給Verilog使用。

posted @ 2009-05-06 17:36 真 OO无双阅读(717) | 评论 (0) | 编辑

寫Verilog PLI，最常遇到的就是t_vpi_value這個struct，每次都要特別翻書，因此特別記下來。

posted @ 2009-04-26 15:11 真 OO无双阅读(1022) | 评论 (1) | 编辑

這是一個實務上常用的功能，可惜在C語言的string.h並沒有提供，本文實作出一個小function達到此功能，並搭配pointer。

posted @ 2009-04-26 13:53 真 OO无双阅读(1149) | 评论 (1) | 编辑

這是一個實務上常用的功能，可惜在C語言的string.h並沒有提供，本文實作出一個小function達到此功能。

posted @ 2009-04-24 23:25 真 OO无双阅读(1430) | 评论 (3) | 编辑

由 Altera 台灣區唯一授權教育中心 - 友晶科技與大同大學共同主辦的 Altera FPGA 及 SOPC 技術研討會即將於 5/8 盛大舉辦。介紹業界與學界盼望已久，最夯的 Altera DE2 相關技術，課程皆由友晶科技研發高階 FPGA 團隊資深研發經理親自講授。當天除了介紹 Altera 最新研發之高階 FPGA 平台應用外，還會讓學員親自上機實作，教授內容包括在 Altera DE2 上實作 USB 驅動程式，Altera DE2 上的 SD Card 控制原理，另外還首度公開如何在 FPGA 上設計出高階數位電視及音效合成 IC 之核心IP。課程之精采充實，與會人士素質之高，絕對讓您滿載而歸，受益匪淺！

posted @ 2009-04-15 23:28 真 OO无双阅读(2764) | 评论 (37) | 编辑

大家期待以久的2009年課程總算公佈啦，除了數位影像方面的課程外，還多了數位音效部分，並且贈送Cyclone III Starter Kit這塊版子，我也會去上課，目前談到的價格是三人團報可以打95折，五人團報可以打9折，若有興趣的朋友歡迎跟我聯絡一起團報。

posted @ 2009-03-30 23:13 真 OO无双阅读(1500) | 评论 (7) | 编辑

以前學Win32、MFC時，總是搞不清楚pointer、reference與handle的差異，Verilog PLI也有handle概念，在Verilog PLI Handbook 2nd P.60用了很簡單的一句話解釋了handle。

posted @ 2009-03-30 21:41 真 OO无双阅读(1192) | 评论 (0) | 编辑

自行寫一個System Task，能夠接受由Verilog的reg或wire傳給C的值。

posted @ 2009-03-25 21:38 真 OO无双阅读(1870) | 评论 (5) | 编辑

本文介紹使用C開發Verilog System task/function，以彌補Verilog功能的不足。

posted @ 2009-03-19 22:30 真 OO无双阅读(3968) | 评论 (51) | 编辑

很多人問我，為什麼我最近很少有新文章，很少回答問題，主要是因為我畢業，且現在在工作了。

posted @ 2009-03-19 21:00 真 OO无双阅读(1684) | 评论 (0) | 编辑

Debussy是超強的debug工具，本文簡單介紹NC-Verilog如何與Debussy連結。

posted @ 2009-03-17 23:20 真 OO无双阅读(1272) | 评论 (0) | 编辑

本文記錄Novas的Debussy簡易安裝步驟。

posted @ 2009-03-17 22:54 真 OO无双阅读(1341) | 评论 (3) | 编辑

本文記錄Cadence的NC-Verilog簡易安裝步驟。

posted @ 2009-02-17 11:54 真 OO无双阅读(3007) | 评论 (11) | 编辑

在FPGA開發中，常會用到Altera所提供的Megafunction與LPM加速開發，這要如何使用ModelSim作仿真呢?

posted @ 2009-02-14 14:03 真 OO无双阅读(1437) | 评论 (2) | 编辑

若在Matlab安裝過DSP Builder，日後將DSP Builder移除後，只要一起動Matlab就有錯誤訊息，該如何解決呢?

posted @ 2009-02-14 10:49 真 OO无双阅读(2970) | 评论 (6) | 编辑

一直有人反應無法在DE2-70使用SSRAM，主要是top module接法的錯誤，本文提出解決方法。

posted @ 2009-02-13 23:18 真 OO无双阅读(1349) | 评论 (2) | 编辑

在打開ModelSim-Altera時，可以看到預設已經將Quartus II的Mega Function的library都已經加入了，我們可否自行加入永久性的library mapping呢?

posted @ 2009-02-10 19:28 真 OO无双阅读(3008) | 评论 (19) | 编辑

只要使用了VGA、TRDB-LCM或者TRDB-LTM，就會使用SDRAM當作frame buffer，由於SDRAM頻寬有限，若沒妥善分配頻寬，最後影像就會不正確。

posted @ 2009-02-07 23:20 真 OO无双阅读(1278) | 评论 (0) | 编辑

ModelSim依照以下規則搜尋Verilog實例。

posted @ 2009-02-06 15:12 真 OO无双阅读(6714) | 评论 (23) | 编辑

本文介紹如何破解Synplify Pro 9.6.2。

导航

统计

公告

随笔分类(1938)

随笔档案(868)

最新评论