上一页 1 2 3 4 5 6 7 ··· 10 下一页
摘要: verilog signed to unsigned offset binary 背景 有符号数据的最高bit 是 符号位,通常有符号数据都用补码来表示。补码就是该数绝对值的原码取反 再加1 得到,取补码的原因是为了把减法操作变成加法操作,便于电路实现。 但是在HDL语言中处理有符号数据比较麻烦,H 阅读全文
posted @ 2024-08-06 09:30 Hello-FPGA 阅读(187) 评论(0) 推荐(0)
摘要: 使用windows 系统的伙伴都深受其扰,动不动就要强制更新,并且无法长时间关闭更新。这里推荐一个工具来禁止更新。 下载地址 https://github.com/WereDev/Wu10Man/releases 阅读全文
posted @ 2024-07-30 07:58 Hello-FPGA 阅读(163) 评论(0) 推荐(1)
摘要: 图形界面工具 GitHub Desktop GitHub 开发的一款跨平台的图形化 Git 工具,支持 Windows、macOS 和 Linux。 特点包括简洁的用户界面、易于创建和管理仓库、提交变更、分支管理等。 SourceTree Atlassian 提供的一款免费的跨平台 Git 和 Me 阅读全文
posted @ 2024-07-29 15:35 Hello-FPGA 阅读(387) 评论(0) 推荐(1)
摘要: 转载自 https://www.cnblogs.com/chaofn/p/8323852.html 第一步: 到我的百度网盘下载MatlAB2017a的原安装程序和破解补丁: 链接:https://pan.baidu.com/s/1jJz97DW 提取密码: d59m 第二步: 下载的两个iso文件 阅读全文
posted @ 2024-07-29 14:20 Hello-FPGA 阅读(1151) 评论(0) 推荐(0)
摘要: 原因 需要对带代码进行单元测试,选择在Visual studio 中使用GTEST 框架。 实施 创建一个常规的控制台可执行程序。然后使用NUGET安装包 安装GTEST 头文件和动态库,同时安装GTEST ADAPTER。 安装可能提示找不到包源,此时需要根据提示配置一下,注意通配符很关键,不要问 阅读全文
posted @ 2024-07-28 22:40 Hello-FPGA 阅读(358) 评论(0) 推荐(0)
摘要: 原因 在需要观测、调试FPGA内部逻辑时,2个工具ILA和VIO是非常有用的工具,ILA是内部逻辑分析仪,用于分析信号 抓取波形,VIO是虚拟IO,用于手动修改FPGA内部变量,可以大大方便调试。 https://docs.amd.com/r/en-US/ug908-vivado-programmi 阅读全文
posted @ 2024-07-23 18:58 Hello-FPGA 阅读(1766) 评论(0) 推荐(0)
摘要: 原因 当Windows操作系统遇到严重错误导致系统崩溃时,屏幕显示为蓝色,通常伴有错误代码和信息,这被称为“蓝屏死机”(Blue Screen of Death,简称BSOD) https://www.thepaper.cn/newsDetail_forward_28126297 这次蓝屏事件影响非 阅读全文
posted @ 2024-07-23 10:00 Hello-FPGA 阅读(1153) 评论(6) 推荐(7)
摘要: 说明 I2C 在总线上支持N-2-N,因此需要用地址来区分设备。 一次完整的传输,总是START起始信号之后紧跟设备地址和读写标志。 设备地址 那么设备地址如何查看和定义的呢? 设备地址对应 第一个BYTE的 BIT7-BIT1, BIT 0对应读写标志 I2C协议规定,除了 0000 XXX和 1 阅读全文
posted @ 2024-07-21 18:49 Hello-FPGA 阅读(1041) 评论(0) 推荐(0)
摘要: FPGA DNA DNA 是 FPGA 芯片的唯一标识, FPGA 都有一个独特的 ID ,也就是 Device DNA ,这个 ID 相当于我们的身份证,在 FPGA 芯片生产的时候就已经固定在芯片的 eFuse 寄存器中,具有不可修改的属性。在 xilinx 7series 和 7series 阅读全文
posted @ 2024-07-19 19:14 Hello-FPGA 阅读(1068) 评论(0) 推荐(0)
摘要: 原因 新板子回来后,测试flash 烧录正常,但是无法BOOT,此时SPI设置为X4模式,使用内部时钟,速度90M。烧录过程不报错,校验也正常。 FLASH理论支持最大速度108M,90M应该还好。另外板卡预留了EMCCLK外部时钟模式,速率100M 也不可行。 此时约束如下: set_proper 阅读全文
posted @ 2024-07-19 16:27 Hello-FPGA 阅读(446) 评论(0) 推荐(1)
上一页 1 2 3 4 5 6 7 ··· 10 下一页