摘要：
ZYNQ 7000 PS Reset PL PS 可以输出4个独立的复位信号给PL，用于控制PL逻辑的复位。 如何控制呢？ 参考 https://support.xilinx.com/s/question/0D52E00006hpUDcSAM/asserting-fclkreset0n-fpgars 阅读全文
posted @ 2024-03-11 16:36
Hello-FPGA
阅读(4191)
评论(0)
推荐(1)
摘要：
Hello-FPGA info@hello-fpga.cOM matrox的RAP4G4C12 CXP采集卡使用指导 目录 matrox的RAP4G4C12 CXP采集卡使用指导 4 1 设备管理器检查板卡 4 2 打开“MIL Control Center”软件 4 3 选择板卡 5 4 图像采集 阅读全文
posted @ 2024-02-29 13:25
Hello-FPGA
阅读(2354)
评论(0)
推荐(0)
摘要：
Hello-FPGA info@hello-fpga.cOM matrox的RAP4G4C12 CXP采集卡软件安装 目录 matrox的RAP4G4C12 CXP采集卡软件安装 4 1 前言 4 2 硬件环境 4 3 matrox软件安装 4 4 matrox软件使用 8 5 小插曲 9 图 2- 阅读全文
posted @ 2024-02-29 13:24
Hello-FPGA
阅读(1512)
评论(0)
推荐(0)
摘要：
1 说明 GenICam 定义了相机需要实施一个xml文件用于描述相机的功能、寄存器等详细信息，有了这些信息，host才能利用这些信息完成对相机的配置。 对于CoaxPress 接口的Device相机而言，xml信息是如何存储的呢？ Xml 一般情形下都会存在bootstrap 寄存器的用户区间内。 阅读全文
posted @ 2024-02-29 13:19
Hello-FPGA
阅读(1304)
评论(0)
推荐(0)
摘要：
这里涉及商业IP的部分文字资料，如有侵权，请联系删除。 当前只说明基础测试，更多测试待后续更新。 NVME HOST IP IP特性 范例截图 ZCU106测试 使用ZCU106 HPC0 接口 + FMC Drive NVME接口子卡，NVME使用三星980 测试日志 Entering Main 阅读全文
posted @ 2024-02-29 09:50
Hello-FPGA
阅读(302)
评论(0)
推荐(0)
摘要：
Hello-FPGA CoaXPress 2.0 Device FPGA IP Core Demo 1 说明 本手册针对Helllo-FPGA的CoaXPress 2.0 DEVICE FPGA IP Core demo工程，用于演示IP的使用方法、配置流程。本文的内容适用于所有开发板。 Demo 阅读全文
posted @ 2024-02-28 15:08
Hello-FPGA
阅读(960)
评论(0)
推荐(1)
摘要：
eclipse及其插件安装 对于我这种被VS惯坏了的人来说，make file 非常不友好的，最近要在redhat 下面去编译c++动态库和应用程序，原有的工程是在window下面的，要到linux下编译就要自己写make file ，或者用eclipse ，写make file是不能写了，看看ec 阅读全文
posted @ 2023-12-19 16:26
Hello-FPGA
阅读(71)
评论(0)
推荐(0)
摘要：
proc_sys_reset 模块时序 下面为仿真时序，这里做一个record , 后面有使用问题可以参考该时序； 点击查看代码 module test( ); bit slowest_sync_clk; bit ext_reset_in; bit aux_reset_in; bit mb_debu 阅读全文
posted @ 2023-12-19 11:40
Hello-FPGA
阅读(384)
评论(0)
推荐(0)
摘要：
Hello-FPGA ZYNQ 设计开源啦！ 开源ZYNQ核心板 + 底板 硬件设计、软件设计，软件设计使用裸机演示，演示了如何使用AXI DMA等关键dma 模块 欢迎加QQ 讨论 947559581 https://github.com/Hello-FPGA 核心板结构 硬件实物 阅读全文
posted @ 2023-11-08 09:02
Hello-FPGA
阅读(1396)
评论(1)
推荐(0)
摘要：
目录 1 说明 4 2 设备连接 7 3 VIVADO FPGA工程 8 4 调试说明 9 图 1‑1 资料目录 4 图 1‑2 VIVADO工程目录结构 5 图 1‑3 VS软件工程目录 5 图 1‑4 CXP HOST PCIe Block Design 5 图 1‑5 VS工程 6 图 1‑6 阅读全文
posted @ 2023-10-24 09:10
Hello-FPGA
阅读(917)
评论(0)
推荐(0)
浙公网安备 33010602011771号