摘要: 三态门原理结构图: (1)、FPGA对外只有一个信号data (2)、内部有三个信号 wr_en 、wr_data 和 rd_data 先看下面这段很不规范代码, (1)、always模块里面的信号尽量不要有赋高阻 "z", 只能赋“0” 或赋 “1”; (2)、always 模块里面尽量不要出现双 阅读全文
posted @ 2022-08-11 22:17 MyBooks 阅读(385) 评论(0) 推荐(0) 编辑