摘要：转载于：http://www.linelayout.com/bbs/html/201367/12091.htm 1.点对点拓扑 point-to-point scheduling 该拓扑结构简单，整个网络的阻抗特性容易控制，时序关系也容易控制，常见于高速双向传输信号线；常在源端加串行匹配电阻来防止源
阅读全文
摘要：转载于：http://blog.csdn.net/snaking616/article/details/53981973 本文首先列出了DDR2布线中面临的困难，接着系统的讲述了DDR2电路板设计的具体方法，最后给出个人对本次电路设计的一些思考。本次设计中CPU的封装为BGA844-SOC-Y，DD
阅读全文
摘要：阻抗匹配 阻抗匹配是指在能量传输时，要求负载阻抗要和传输线的特征阻抗相等，此时的传输不会产生反射，这表明所有能量都被负载吸收了。反之则在传输中有能量损失。在高速PCB设计中，阻抗的匹配与否关系到信号的质量优劣。 PCB走线什么时候需要做阻抗匹配？ 不主要看频率，而关键是看信号的边沿陡峭程度，即信号的
阅读全文
摘要：转载于：http://blog.csdn.net/qq_29350001/article/details/52806058 3W原则: 参看：PCB设计之3W原则 扩展：Complete PCB Design Using OrCad Capture and Layout 为了减少走线之间的窜扰，提高
阅读全文
摘要：转载于：http://blog.csdn.net/qq_29350001/article/details/50904280 一 PCB布局布线基础技巧 1、高频信号布线时要注意哪些问题？1.信号线的阻抗匹配；2.与其他信号线的空间隔离；3.对于数字高频信号，差分线效果会更好； 2、 在布板时，如果线
阅读全文
摘要：转自于：http://blog.csdn.net/qq_29350001/article/details/51781419
阅读全文
摘要：转载于：http://www.altium.com.cn/blog/%E6%9C%89%E5%93%AA%E4%BA%9B%E5%8A%9F%E8%83%BD%E5%92%8C%E6%96%B9%E6%A1%88%E4%B8%93%E6%94%BB%E9%AB%98%E9%80%9F%E8%AE%B
阅读全文
摘要：转载于： https://sanwen8.cn/p/167Arqu.html 在普通印制电路板的布线中由于信号是低速信号，所以在3W原则的基本布线规则下按照信号的流向将其连接起来，一般都不会出现问题。但是如果信号是100M以上的速度时，布线就很有讲究了。 高速系统一般采用低压信号，电压低，摆幅小，容
阅读全文
摘要：1. Altium 地址线等长的问题？如图，先走A线，记住A线长度，再走B线，然后得到了A+B的总长，再减去A线长就等于C线长了！假如你A的线长是12.5MM（记住），走B线（先走距离长的一边）后得到线的总长是20MM,那么分支的一伴就是20-12.5=7.5MM，再把C线走好，利用我们蛇行等长的工
阅读全文
摘要：1. 差分对的线长差（mil） < 0.2*Rt*VRt是差分信号的上升时间，V是差分信号在PCB中的传播速度，一般是6000mil/ns 2. 我做的是USB小于5mil，千兆以太网小于10mil，PCIE要求小于5mil， ？？？？？
阅读全文
摘要：转载于：http://blog.sina.com.cn/s/blog_8035c4160101h5f5.html 最经在画一个LCd的接口 有3个8位的GRB信号，总共24根线，查数据得到信号的建立时间和保持时间都是8ns，最长的线和最短的线的信号传输差大于8ns才会影响信号，按照按照pcb上走线1
阅读全文
摘要：转载于： http://blog.sina.com.cn/s/blog_72c14a3d0100nuw4.html 一般情况下，对于6层电路板，推荐下面三种板层的分配方案 一， 1,2,5,6层signal，3层GND，4层Power，同时1，6层覆铜， 如下所示 Layer 1 Signal（To
阅读全文
摘要：转载于：http://blog.sina.com.cn/s/blog_72c14a3d0100qjg3.html 去年年底，有朋友委托做一个TCC89xx的方案。具体的用途不详，只是给了PCB尺寸以及外围接口的要求。很多山寨的MID都采用TCC89xx的方案，虽然性能比较差（官方的spec上在1.2
阅读全文
摘要：一：sdram布线技巧 1、不管在外面还是在内部都可以，内外走线都是需要打孔的。只要表层信号紧临地平面就不用怕干扰，但要注意外表面空气介电常数不如隔绝空气的内部稳定，在一些湿度，温差大的地方的设备最好走内部，外部走地层，不过这样成本高。 2、目的是满足建立保持时间，同频同相，采样正确。SDram是公
阅读全文
摘要：摘自互联网 sdram走线要求不严格，阻抗注意一下就可以了。信号在pcb上的传播速度是5.9英寸/ns，sdram跑100mh的话是10ns一个周期，你算算你要走线长度差多少才会导致数据超出有效窗口。呵呵，想让它不好用都难。 5.9 in = 14.986 cm 信号在PCB上传播速度电信号在真空中
阅读全文
摘要：1. sdram 拿份SDRAM design guide看看。数据一类，控制+地址一类，时钟，要求不一样。sdram要求不是很严格。一般问题不大。 要看跑多快的速度，有过失败的经历……不堪回首……最好还是要等长。 那是我第一次布ARM板，我也是为了看一下不等长布线会不会带来多少影响，时钟也只是13
阅读全文
摘要：转载于： http://blog.sina.com.cn/s/blog_5fe66f090100fa2s.html layout的时候，对SDRAM之类的，虽然走线可以不等长，但误差余量是多少却是一直都没有搞明白，结合SDRAM的控制时序作个简单的分析。 首先明白几个感念： 1.建立时间和保持时间，
阅读全文
摘要：差分线与一样，高速信号要注意等长，比如USB，低速信号无需特别注意线长度，比如485。差分线在布线时要2根线要尽可能保持等距 。 高速信号有效的建立保持窗口比较小，要让数据和控制信号都落在有效窗口内，数据、时钟或数据之间、控制信号之间的走线长度差异就很小。具体允许的偏差可以通过计算时延来得到。其实一
阅读全文
摘要：转载于：http://blog.sina.com.cn/s/blog_70bb32080100lx1y.html 我毕设的很多板上都有BGA芯片，刚开始我觉得这东西实在是没有办法焊接。幸运的是我们研究所的另外一个研究室花了30多万买了个BGA焊接设备，我去蹭了2次，可惜要看人家的脸色，说还好你是一个
阅读全文
摘要：转载于：http://blog.sina.com.cn/s/blog_70bb32080100lx2o.html 之前写了那么多关于操作系统的东东，一直没有涉及到作为一个硬件工程师的实质——PCB的制作。 花了大约五天才把S3C2410的SDRAM部分搞定，有些吐血的感觉。说说我的布线：线路板尺寸为
阅读全文
浙公网安备 33010602011771号