所长

摘要： libero 编译后的 网表查看： 总计 写了 两个模块 ， 一个 上电复位模块， 一个 led 一秒 闪烁一次 ！ /////////////////////////////////////////////////////////////////////////////////////////// 阅读全文

摘要： DS0097: ProASIC3 Flash Family FPGAs Datasheet AC374: Simultaneous Read-Write Operations in Dual-Port SRAM for Flash-Based cSoCs and FPGAs App Note 该文档 阅读全文

摘要： Graphviz vscode 插件装好后 flash 擦除操作状态图 #状态机示例 digraph fsm { // 节点样式 设置 "IDLE" [shape=doublecircle, color=green, style=filled]; // 擦除 状态机 "IDLE" -> "cmd_w 阅读全文

摘要： DS0097: ProASIC3 Flash Family FPGAs Datashee A3P250 资源情况 ， VersaTiles (D-flip-flops) 可编程逻辑模块，D触发器 数量 共计 6144个 ， VersaNet Globals 数量 18个 ； RAM Kbits (1 阅读全文

摘要： DS0097: ProASIC3 Flash Family FPGAs Datashee libero RAM Two port 伪双端口RAM 4,608-Bit Blocks = 576 字节 参数配置： 1、写入深度 576 ， ，宽度 8bit , 即 576 字节； 2、读取深度 576 阅读全文

摘要： 原来项目地址： nandland/spi-master: SPI Master for FPGA - VHDL and Verilog wavedrom 代码 画图 {signal: [ {name: 'CLK', wave: '0P...........l'}, {name: 'time 1s', 阅读全文

摘要： 官方参考手册, 2025年12月25日 V5.7.100 CoreUART_HB.pdf 中文翻译 CoreUARTv5.5中文版 - 百度文库 使用中的问题记录： 发送数据时，WEN 信号 使能一个周期后，关闭， 会导致 数据发不出来！ 正确的做法是 ， 延迟一个周期关闭！ 功能框图： 模块 配置 阅读全文

摘要： 课本下载 ： 信号与系统 - 浙江大学课程攻略共享计划 视频教程：典型的系统_哔哩哔哩_bilibili % 例 2-7 P48 % 卷积 % 前提：一个离散单位脉冲序列 δ[n] 经过LTI系统后结果是 h[n] , 称之为 '单位脉冲响应' % 则计算一个离散序列 x[n] 在经过该 LTI系统 阅读全文

摘要： 课本下载 ： 信号与系统 - 浙江大学课程攻略共享计划 视频教程：典型的系统_哔哩哔哩_bilibili 系统分类 课本 28页 ，线性系统 定义 ， 并具有两个 特性 ，这两个特性 同时满足，才是线性系统！！！ 性质1 叫 齐次性， 性质2 叫 叠加性~！ 微分器 积分器 都是线性 的 有 三个例 阅读全文

摘要： 课本下载 ： 信号与系统 - 浙江大学课程攻略共享计划、 视频教程：信号的自变量变换_哔哩哔哩_bilibili 时间 跳到 开始 口诀如下 ， 很容易理解！ 举个例子， t的系数 大于1 时， 为什么 会 压缩 ， SIN(3t), 系数是 3 .，因为 sin 是周期函数 ， 则 当 t = Π 阅读全文