如何在 libero 中 写一个 axi4 slave 总线的 IP核 可以 和 CoreAXI4Interconnect 连接 （零） MSS CFG

MSS To/From Fabric Interface Controllers

PolarFire SoC MSS Configurator User Guide

 

 

Use Initiator Interface ：主设备（发起端）接口，允许 MSS（微控制器子系统）主动向 FPGA 逻辑阵列发起 AXI4 总线传输；

Use Target Interface：从设备（目标端）接口，FPGA 逻辑阵列无法主动向 MSS 发起传输；

Use Embedded DLL：嵌入式延迟锁定环（DLL），用于时钟相位对齐和时序优化；

Embedded DLL Jitter Range：时钟抖动范围设为 “中低”，是平衡时序稳定性与时钟频率的折中选项；

 

 MSS 配置 更新到  libero project 中

 拖拽 IP 出来