如何在 libero 中 写一个 axi4 slave 总线的 IP核 可以 和 CoreAXI4Interconnect 连接 （二） axi-lite

 使用 vivado 工具生成的 AX4-LITE 总线 ， 在 Libero 中使用， 

vivado axi PS-PL 封装IP 创造自定义 外设 - 所长 - 博客园

 

将  led_v1_0_s00_AXI.v  加载到工程中，然后参考 下面

如何在 libero 中 写一个 axi4 slave 总线的 IP核 可以 和 CoreAXI4Interconnect 连接 - 所长 - 博客园

 

AXI4-LITE 信号 只有  AXI4-FULL 的 部分信号 ， 一一对应 选择 即可

 

 

 

led_v1_0_s00_AXI.v 里有4个寄存器， 最终 MSS C代码 读写 这4个寄存器 看测试结果 下一篇讲解

 

 

 CoreAXI4Interconnect  参数配置