所长

摘要： 代码按照下面这么写，编译报错：spi_slave.v":36:1:36:6|Logic for led_reg does not match a standard flip-flop module spi_slave( output wire led_1, // pin_129 / 2.5V out 阅读全文

摘要： 加上 spi_clk ， 使用 gpio 观察 代码 执行逻辑 ！！！ /////////////////////////////////////////////////////////////////////////////////////////////////// // Company: <N 阅读全文

摘要： 使用 cs 引脚 触发 ， 使用 gpio0 输出触发信号，使用 逻辑分析仪 观察输出信号， 了解 FPGA 工作逻辑！！！ 我觉得这个功能 ，类似 C代码的 printf 啊 ！！！ ///////////////////////////////////////////////////////// 阅读全文

摘要： `timescale 1ns / 1ps module spi_slave( input wire spi_clk_0, // spi_cs input wire spi_clk_1, // spi_clk input wire spi_mosi, output wire spi_miso, out 阅读全文