摘要：
一、阶段目标 D5 阶段的核心目标是理解计算机如何与外部世界交互——实现 I/O 设备模拟，使客户程序能够输出字符、读取时间、响应键盘、显示图形。完成后你将： 理解 MMIO (Memory-Mapped I/O) 的工作原理 掌握 NEMU 中设备框架的注册和分发机制 实现串口、定时器、键盘、VG 阅读全文
posted @ 2026-06-09 16:45
mo686
阅读(38)
评论(0)
推荐(0)
摘要：
一、阶段目标 D4 阶段的核心目标是用 Verilog 硬件描述语言实现一个能运行 RISC-V 程序的处理器核（NPC），并通过 Verilator 仿真验证其正确性。完成后你将： 掌握 Verilog 数字电路设计基础 (组合逻辑 + 时序逻辑) 理解处理器数据通路的设计 (取指→译码→执行→访 阅读全文
posted @ 2026-06-09 15:05
mo686
阅读(53)
评论(0)
推荐(0)
摘要：
一、阶段目标 D3 阶段的核心目标是理解 Abstract-Machine (AM) 如何将硬件差异隐藏在统一的 API 之后，使得同一份应用代码可以运行于不同的硬件平台。完成后你将： 理解 AM 的分层抽象设计 (TRM → IOE → CTE → VME → MPE) 掌握 IOE (I/O E 阅读全文
posted @ 2026-06-09 09:31
mo686
阅读(52)
评论(0)
推荐(0)
浙公网安备 33010602011771号