会员
周边
新闻
博问
闪存
众包
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
骑猪上树的少年
宁可累死自己,也要卷死同学。
博客园
首页
新随笔
联系
订阅
管理
上一页
1
2
3
4
5
6
7
···
11
下一页
2023年1月9日
AXI原子操作总结
摘要: AXI3 原子访问是一系列针对存储区域的操作。当主机想要对特定存储区域执行一系列访问时,会采用原子访问来确保该区域中的原始数据不会被其他主机写入修改。这些访问操作通常是读取、修改和写入。 在AXI5之前,主要存在两种原子访问: 锁定访问,lock,当主机对一个从机执行具有锁定访问属性的操作时,任何其
阅读全文
posted @ 2023-01-09 14:30 骑猪上树的少年
阅读(2709)
评论(0)
推荐(1)
2023年1月8日
牛客进阶题目17:任意小数分频(重点)
摘要: 此题无思路,抄一个题解在这 `timescale 1ns/1ns module div_M_N( input wire clk_in, input wire rst, output reg clk_out ); parameter M_N = 8'd87; parameter c89 = 8'd24
阅读全文
posted @ 2023-01-08 22:56 骑猪上树的少年
阅读(39)
评论(0)
推荐(0)
牛客进阶题目16:占空比50%的奇数分频
摘要: 根据题目中波形可以看出,周期为7,高电平和低电平分别持续3.5个周期。继续观察波形,输出信号拉高时和输入时钟下降沿对齐,拉低时和输入时钟上升沿对齐。由于同一个信号不能同时和上升沿和下降沿对齐。因此可以推断其是由两个信号进行组合逻辑得来,其中一个信号与上升沿对齐,另一个信号与下降沿对齐。由于手画的波形
阅读全文
posted @ 2023-01-08 22:18 骑猪上树的少年
阅读(115)
评论(0)
推荐(0)
牛客进阶题目15:自动贩售机2
摘要: 跟上题基本类似,加了个sel选择 `timescale 1ns/1ns module seller2( input wire clk , input wire rst , input wire d1 , input wire d2 , input wire sel , output reg out1
阅读全文
posted @ 2023-01-08 20:23 骑猪上树的少年
阅读(39)
评论(0)
推荐(0)
牛客进阶题目14:自动贩售机1
摘要: 用计数器对输入金额进行计数,大于等于1.5元时出货并找零。 注意在出货的同时也可能投币,并且不支持同时投入三种货币 `timescale 1ns/1ns module seller1( input wire clk , input wire rst , input wire d1 , input w
阅读全文
posted @ 2023-01-08 20:15 骑猪上树的少年
阅读(48)
评论(0)
推荐(0)
牛客进阶题目13:时钟分频(偶数)
摘要: 用计数器来翻转即可 `timescale 1ns/1ns module even_div ( input wire rst , input wire clk_in, output wire clk_out2, output wire clk_out4, output wire clk_out8 );
阅读全文
posted @ 2023-01-08 18:57 骑猪上树的少年
阅读(44)
评论(0)
推荐(0)
牛客进阶题目12:重叠序列检测
摘要: 注意看波形,flag相对于data的输入延迟两拍。也就是在输入1011后,第一拍进行检测,第二拍拉高flag。 `timescale 1ns/1ns module sequence_test2( input wire clk , input wire rst , input wire data ,
阅读全文
posted @ 2023-01-08 16:24 骑猪上树的少年
阅读(55)
评论(0)
推荐(0)
2023年1月7日
牛客进阶题目11:非重叠的序列检测
摘要: 可以用状态机也可用移位寄存器 注意题目给rst的命名不带n后缀,但其实还是下降沿触发 `timescale 1ns/1ns module sequence_test1( input wire clk , input wire rst , input wire data , output reg fl
阅读全文
posted @ 2023-01-07 22:47 骑猪上树的少年
阅读(87)
评论(0)
推荐(0)
牛客进阶题目10:整数倍数据位宽转换8to16
摘要: 比非整数倍简单 `timescale 1ns/1ns module width_8to16( input clk , input rst_n , input valid_in , input [7:0] data_in , output reg valid_out, output reg [15:0
阅读全文
posted @ 2023-01-07 22:13 骑猪上树的少年
阅读(38)
评论(0)
推荐(0)
牛客进阶题目9:非整数倍数据位宽转换8to12
摘要: 输入位宽8bit,输出位宽12bit ,也就是说每三个输入数据可以生成两个完整输出。 注意给出的波形是data_lock而不是data_in,这是陷阱。data_lock是data_in打了一拍的结果。 用一个三进制计数器,按拍拼凑数据输出即可。 `timescale 1ns/1ns module
阅读全文
posted @ 2023-01-07 21:57 骑猪上树的少年
阅读(91)
评论(0)
推荐(0)
上一页
1
2
3
4
5
6
7
···
11
下一页
公告
回到顶部