摘要：
把输出段与次态段合并即可 `timescale 1ns/1ns module fsm2( input wire clk , input wire rst , input wire data , output reg flag ); //*************code***********// l 阅读全文
posted @ 2023-01-09 21:40
骑猪上树的少年
阅读(98)
评论(0)
推荐(0)
摘要：
普通三段式，根据状态转移图写即可。 `timescale 1ns/1ns module fsm1( input wire clk , input wire rst , input wire data , output reg flag ); //*************code********** 阅读全文
posted @ 2023-01-09 21:27
骑猪上树的少年
阅读(52)
评论(0)
推荐(0)
摘要：
直接采用0-5计数器，虽然题目说无占空比要求，但其实只有60%占空比才能通过 `timescale 1ns/1ns module odd_div ( input wire rst , input wire clk_in, output wire clk_out5 ); //************* 阅读全文
posted @ 2023-01-09 21:19
骑猪上树的少年
阅读(40)
评论(0)
推荐(0)
摘要：
AXI3 原子访问是一系列针对存储区域的操作。当主机想要对特定存储区域执行一系列访问时，会采用原子访问来确保该区域中的原始数据不会被其他主机写入修改。这些访问操作通常是读取、修改和写入。 在AXI5之前，主要存在两种原子访问： 锁定访问，lock，当主机对一个从机执行具有锁定访问属性的操作时，任何其 阅读全文
posted @ 2023-01-09 14:30
骑猪上树的少年
阅读(2710)
评论(0)
推荐(1)
浙公网安备 33010602011771号