后端开发 Verilog
刷新
APB总线

博主头像 APB总线信号： APB总线状态机与读写Timing IDIE是初始化态； SETUP是从机被PSELx选中以后进入的状态，只维持一个cycle，下一个周期的上升沿到ENABLE态； ENABLE要使PENABLE HIGH，同时如果没有继续transfer那么从ENABLE跳到IDIE，如果有继续 ...

led跑马灯多种方法（移位法，位拼接法，调用模块法，位移及位拼接语法，testbench的理解，源文件的存储路径，计数器的个数，调用模块的方式）

博主头像 跟着教程写了几种方法，才发现自己写的虽然能实现，但比较繁琐。教程有三种方法： 1.移位法，每次左移一位，相比我自己写的，优点是不用把每一种情况都写出来。但是需要考虑左移到最后一位时需要自己再写个赋值语句重新回到第一位。 2.位拼接法，循环左移，每一次都把最后一位放到第一位，其他六位左移一位，克服了移 ...

JTAG 标准IEEE STD 1149.1-2013学习笔记（一·）Test logic architecture、Instruction register以及Test data registers

博主头像 我是 雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和SOC设计。 关注公众号【集成电路设计教程】，拉你进“IC设计交流群”。 注：转载请注明出处 一、Test logic architecture 首先此测试逻辑架构必须包含的组件有 一个 TAP 控制器 一个指令寄存器 IR 一组测试数据 ...

手把手教你实现pynq-z2条形码识别

博主头像 我是 雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和SOC设计。 关注公众号，拉你进“IC设计交流群”。 1.前言 单单实现一个二维码识别就花了将近一个星期，这篇文章我就详细介绍这段时间走过的坑，代码附在文末，着急需要的小伙伴直接翻到最后即可 2. linux配置 要想实现本项目，首先解决 ...