FPGA如何处理--器件数据传输的异步处理

记于:2020.6.29 概述:在FPGA设计中,异步信号是我们需要重点照顾的,很多不起眼的(缺乏我们仔细思考处理的)信号,往往会给我们的设计带来挥之不去的隐患。没错,就是那种时不时出现的小问题,你想他出现的时候,它不一定出现。但是,在你想早点下班的时候,它却会不经意出现。在这个笔记里边,我将讲述一 ...

Verilog HDL交通灯的实现

在家实在闲的没事儿干,翻出来了大三上学期的EDA课的小实验,也就是设计一个二愣子交通灯啦,只会自己按设定好的时间闪,红灯、绿灯,黄灯和转向灯; 各灯显示时长:哎呀~ 懒得写了,后面程序里都有。 芯片:FPGA、Cylone IV E 系列的 EP4CE6E22C8,144引脚。 外置时钟:1Hz 以 ...

Vivado HLx 2019.1下载、安装与激活

下载: 官网:https://china.xilinx.com/support/download.html,可下载网络安装器,也可下载安装包(26.55G),但这两种方法下载速度太慢,大概为几十K,需几天的时间。 我的网盘有下载好的安装包(Vivado HLx 2019.1): 链接:https:/ ...

ZYNQ入门实例——定时器中断与程序固化

一、前言 APU系统中CPU以串行执行代码的方式完成操作,软件方式很难做到精准计时,因此调用内部定时器硬件完成计时是更好的选择。本文以定时器中断方式控制LED周期性闪烁为例学习私有定时器的使用。同时学习如何将软件程序与硬件比特流文件一起固化到SD卡中,实现上电自动配置与启动自定义系统。 功能定义:通 ...

ZYNQ自定义AXI总线IP应用——PWM实现呼吸灯效果

一、前言 在实时性要求较高的场合中,CPU软件执行的方式显然不能满足需求,这时需要硬件逻辑实现部分功能。要想使自定义IP核被CPU访问,就必须带有总线接口。ZYNQ采用AXI BUS实现PS和PL之间的数据交互。本文以PWM为例设计了自定义AXI总线IP,来演示如何灵活运用ARM+FPGA的架构。 ...

ZYNQ入门实例——三种GPIO应用、中断系统及软硬件交叉触发调试

一、前言 Xlinx的ZYNQ系列SOC集成了APU、各种专用外设资源和传统的FPGA逻辑,为ARM+FPGA的应用提供助力,降低功耗和硬件设计难度的同时极大提高两者间传输的带宽。之前在研究生课题中使用过ZYNQ搭建环路系统对算法进行板级验证,但并没有深入使用和理解这个异构平台,今天算是对入门的总结 ...

【转载】Cadence验证仿真工具IUS和IES

本博客转自: cadence验证仿真工具IUS和IES | 骏的世界http://www.lujun.org.cn/?p=3714 cadence验证仿真工具IUS和IES cadence,有两大验证仿真工具。一个是IUS,一个是IES。 IUS是cadence以前的仿真工具,功能略弱。代表工具,n ...