摘要： 1、用给出的一些门电路，搭出表达式output=en_try? en&nomask : en这一表达式 entry，en,nomask是输入2、给出电路，将时钟域1的脉冲传到时钟域2，两个时钟域的关系未知3、给出三分频的电路4、用pmos和nmos表示F＝AB＋CD（表达式与原题有点出入，记不清了，大概就这个意思）5、两段verilog程序，判断哪一段会产生latch，并修改6、给出了电路图，问在做DFT测试时可能产生什么问题，并修改7、给了张电路图，是功放与D触发器相连，问如何减少功耗（这个我一点都不懂）8、触发器S1、组合电路C1、触发器S2、组合电路C2依次相连，问的是时延、时钟 阅读全文