皮皮祥的博客

摘要： 很多人都能说出LCD屏和OLED屏幕的差别，譬如什么对比度，饱和度，最高亮度等等，但是这些其实都是外在区别，LCD屏和OLED屏幕在底子上的差距就是一个——“能否精细到像素级的控光”。 OLED屏的饱和度看上去为什么高？本质上就是因为其对比度高，其对比度的上限几乎是LCD屏的几百倍几千倍，为什么？因 阅读全文

摘要： 本文作者：大元智能--cob显示屏厂家 1、cob封装的定义 什么是COB？其全称是chip－on－board，即板上芯片封装，是一种区别于SMD表贴封装技术的新型封装方式，具体是将裸芯片用导电或非导电胶粘附在PCB上，然后进行引线键合实现其电气连接，并用胶把芯片和键合引线包封。 这种封装方式并非不 阅读全文

摘要： 逻辑资源： 以Xilinx-SPARTAN6-XC6SLX25为例 LC Logic Cell 逻辑单元 首先介绍概念最简单的逻辑单元，Logic Cell是Xilinx定义的一种标准，用于确定不同系列器件的“大小”。而在所有器件中，LC与LUT都有一个比例，但不同器件的LUT和FF搭配不一定相同， 阅读全文

摘要： UVM 内建了许多关键的处理机制，帮助实现验证工程师需要的功能。a. Factory 机制Factory机制是产生通用代码的一种典型的软件设计思路。在功能验证中，引入的类经常需要变化。例如，在许多测试中我们可能需要给事务增加更多的约束或字段，或者想在整个环境中或仅仅一个单接口中使用新的派生类。UVM 阅读全文

摘要： 文章目录 一、sequence的执行流程 二、sequence的启动方式——start()/default_sequence 二、sequence生产数据——body( ) 2.1.宏`uvm_do( )的功能 2.2.sequence的嵌套启动 2.3.sequence接收响应rsp 三、conf 阅读全文

摘要： Verilog中的延时模型 一、专业术语定义 模块路径(module path): 穿过模块，连接模块输入(input端口或inout端口）到模块输出(output端口或inout端口）的路径。 路径延时(path delay)：与特定路径相关的延时 PLI：编程语言接口，提供 Verilog数据结 阅读全文

摘要： 转自：https://blog.csdn.net/sinat_38887014/article/details/80341106 三天前写了一个1101序列检测电路，但是仿真结果一直不对。当我从源文件上绞尽脑汁也不知道哪里错了，后来发现是modelsim在时钟上升沿时对状态的读取方式和我们数电老师讲 阅读全文

摘要： 描述 本篇主要介绍常用的单端逻辑电平，包括TTL、CMOS、SSTL、HSTL、POD12等。 1、TTL电平 下面以一个三输入的TTL与非门介绍TTL电平的原理。 三输入TTL与非门 当输入全1时，uI=3.6V，VT1处于倒置工作状态（集电结正偏，发射结反偏），uB1=0.7V×3=2.1V（后 阅读全文

摘要： 转自： https://blog.csdn.net/weixin_44987757/article/details/108230626 1.TTL、CMOS电平不适用于高速应用的原因： （1）电平幅度大，信号高低电平之间的转换时间长，不适用于传输频率达到200MHZ以上的信号；（2）输出信号为单端信 阅读全文

摘要： 描述 本篇主要介绍LVDS、CML、LVPECL三种最常用的差分逻辑电平之间的互连。由于篇幅比较长，分为两部分：第一部分是同种逻辑电平之间的互连，第二部分是不同种逻辑电平之间的互连。 下面详细介绍第一部分：同种逻辑电平之间的互连。 输入 CML PECL LVDS 输出 CML √ √直流、交流耦合 阅读全文