不枉初心,砥砺前行

皮皮祥的博客

欢迎留言,评论

导航

2022年4月13日 #

常见单端逻辑电平(TTL、CMOS、SSTL、HSTL、POD12)

摘要: 描述 本篇主要介绍常用的单端逻辑电平,包括TTL、CMOS、SSTL、HSTL、POD12等。 1、TTL电平 下面以一个三输入的TTL与非门介绍TTL电平的原理。 三输入TTL与非门 当输入全1时,uI=3.6V,VT1处于倒置工作状态(集电结正偏,发射结反偏),uB1=0.7V×3=2.1V(后 阅读全文

posted @ 2022-04-13 17:32 皮皮祥 阅读(10606) 评论(0) 推荐(0)

高速逻辑电平LVDS、LVPECL、CML

摘要: 转自: https://blog.csdn.net/weixin_44987757/article/details/108230626 1.TTL、CMOS电平不适用于高速应用的原因: (1)电平幅度大,信号高低电平之间的转换时间长,不适用于传输频率达到200MHZ以上的信号;(2)输出信号为单端信 阅读全文

posted @ 2022-04-13 15:49 皮皮祥 阅读(3134) 评论(0) 推荐(0)

LVDS、CML、LVPECL三种差分逻辑电平之间的互连

摘要: 描述 本篇主要介绍LVDS、CML、LVPECL三种最常用的差分逻辑电平之间的互连。由于篇幅比较长,分为两部分:第一部分是同种逻辑电平之间的互连,第二部分是不同种逻辑电平之间的互连。 下面详细介绍第一部分:同种逻辑电平之间的互连。 输入 CML PECL LVDS 输出 CML √ √直流、交流耦合 阅读全文

posted @ 2022-04-13 15:29 皮皮祥 阅读(6404) 评论(0) 推荐(0)

硬件设计:逻辑电平--差分信号(PECL、LVDS、CML)电平匹配

摘要: 转自原文:https://www.cnblogs.com/wcat/p/11380847.html 参考资料:逻辑电平设计规范 PECL电平匹配设计指南 CML信号与LVPECL信号的连接 硬件设计:逻辑电平--CML 硬件设计:逻辑电平--ECL/PECL/LVPECL 硬件设计:逻辑电平--LV 阅读全文

posted @ 2022-04-13 15:28 皮皮祥 阅读(3764) 评论(0) 推荐(0)

LVDS与LVPECL简介与电平标准

摘要: LVPECL:(low voltage positive emitter couped logic) ECL:发射极耦合逻辑是数字逻辑的一种非饱和形式(简称ECL),它可以消除影响速度特性的晶体管存储时间,因而能实现高速运行。发射极耦合是指电路内的差动放大器以发射极相连接,使差动放大器的输入阻抗高、 阅读全文

posted @ 2022-04-13 15:27 皮皮祥 阅读(12671) 评论(0) 推荐(1)

常用电平标准

摘要: 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。 TTL:Transistor-Trans 阅读全文

posted @ 2022-04-13 15:02 皮皮祥 阅读(1150) 评论(0) 推荐(0)