11 2022 档案

xilinx ip 高斯滤波
摘要：​ 功能 1. 单axi-stream 接口输入（10bit raw输入），axis输出（10bit输出）。 使用5x5 的卷积进行滤波 ​ 2. 使用xilinx hls 编写。 ​ 3. 配置寄存器有 #pragma HLS INTERFACE s_axilite port=width #pra 阅读全文
posted @ 2022-11-12 10:31 alaode 阅读(82) 评论(0) 推荐(0)
xilinx IP flip 图像水平翻转
摘要：​ 功能 1. 单axi-stream 接口输入（10bit raw输入），axis输出（10bit输出）。 ​ 2. 使用xilinx hls 编写。 ​ 3. 配置寄存器有 #pragma HLS INTERFACE s_axilite port=height #pragma HLS INTER 阅读全文
posted @ 2022-11-08 10:28 alaode 阅读(69) 评论(0) 推荐(0)
xilinx cdma dma ip
摘要：​ 功能 1. DMA ip 使用AXI 访问DDR 进行内存拷贝。 ​ 2. 使用xilinx hls 编写。 ​ 3. 配置寄存器有 ap_uint<32> length 4. simulation ​ ​ ​ ​ 4. ​ ​ ​ 阅读全文
posted @ 2022-11-07 21:20 alaode 阅读(101) 评论(0) 推荐(0)
xilinx ip axi stream route or copy
摘要：​ 功能 1. 单axi-stream 接口输入（10bit raw输入），axis输出（10bit输出）。 ​ 2. 使用xilinx hls 编写。 ​ ​ 支持 支持xilinx 所有系列fpga ​ 阅读全文
posted @ 2022-11-06 19:05 alaode 阅读(40) 评论(0) 推荐(0)
xilinx ip 线性化与去电平
摘要：​ 功能 1. 单axi-stream 接口输入（10bit raw输入），axis输出（10bit输出）。 ​编辑 2. 使用xilinx hls 编写。 ​编辑 3. 配置寄存器有 #pragma HLS INTERFACE s_axilite port=blacklevelr #pragma 阅读全文
posted @ 2022-11-06 17:35 alaode 阅读(41) 评论(1) 推荐(0)
xilinx ip gamma
摘要：​ 功能 1. 单axi-stream 接口输入，axis输出。（10bit rbg输入，10bit rbg输出。） ​编辑 2. 使用xilinx hls 编写。 ​编辑 3. 配置寄存器有 #pragma HLS INTERFACE s_axilite port=width //宽度 #prag 阅读全文
posted @ 2022-11-06 12:53 alaode 阅读(92) 评论(0) 推荐(0)
xilinx ip ccm
摘要：​ 功能 1. 单axi-stream 接口输入，axis输出。（10bit rbg输入，10bit rbg输出。） ​编辑 2. 使用xilinx hls 编写。 ​编辑 2022/10/27 优化。 ​编辑 3. 配置寄存器有 #pragma HLS INTERFACE s_axilite po 阅读全文
posted @ 2022-11-06 12:53 alaode 阅读(56) 评论(0) 推荐(0)
xilinx ip crop 功能
摘要：​ 功能 1. 单axi-stream 接口输入，axis输出。（10bit rbg输入，10bit rbg输出。输入为大分辨率，输出为小分辨率） ​编辑 2. 使用xilinx hls 编写。 ​编辑 20221027 优化 ​编辑 3. 配置寄存器有 #pragma HLS INTERFACE 阅读全文
posted @ 2022-11-06 12:52 alaode 阅读(94) 评论(0) 推荐(0)
xilinx ip 热成像伪彩色ca
摘要：​ 功能 1. 单axi-stream 接口输入，axis输出。（ y8bit输入，8bit yuv输出） ​编辑 2. 使用xilinx hls 编写。 ​编辑 20221027 优化 ​编辑 3. 配置寄存器有 #pragma HLS INTERFACE s_axilite port=heigh 阅读全文
posted @ 2022-11-06 12:51 alaode 阅读(157) 评论(0) 推荐(0)
xilinx tpg 彩条
摘要：​ 功能 1. 单axi-stream 接口输入，axis输出。（ 10bit rbg输出） ​编辑 2. 使用xilinx hls 编写。 ​编辑 3. 配置寄存器有 #pragma HLS INTERFACE s_axilite port=height //宽 #pragma HLS INTER 阅读全文
posted @ 2022-11-06 12:51 alaode 阅读(361) 评论(0) 推荐(0)
xilinx demosaic ip 马赛克
摘要：​ 功能 1. 单axi-stream 接口输入（10bit raw输入），axis输出（rgb10bit输出）。 ​编辑 2. 使用xilinx hls 编写。 ​编辑 3. 配置寄存器有 #pragma HLS INTERFACE s_axilite port=height //宽 #pragm 阅读全文
posted @ 2022-11-06 12:50 alaode 阅读(403) 评论(1) 推荐(0)
xilinx ip video
摘要：​ 功能 1. 双axi-stream 接口输入，大分辨率axis为底图，axis为顶图。 目前输入为rbg分量输入，各分量为10bit ​编辑 2. 使用xilinx hls 编写。资源利用率不高。mixer ip 基本类似。 ​编辑 20221026 进行优化。 ​编辑 3. 配置寄存器有 #p 阅读全文
posted @ 2022-11-06 12:49 alaode 阅读(186) 评论(0) 推荐(0)