VerweileDoch

摘要： TX： 总结：不难，只需要注意小端发送即可； 我选取的实现思路是使用VAILD信号计数，延迟几个周期之后启动发送计数器，发送计算器在其计数数值来到VAILD信号计数器的最大值-1后结束； 思路很简单，事实上这就是一个很常见的组帧模块，和其他的没有什么本质的差别； always @(posedge i 阅读全文

摘要： 笔记： 高速收发器的数据位宽通常有：2,4,8字节等； PCIE喜欢的位宽是1DW = 4 Byte； 这里对高速收发器的设计为4 Byte也就是32位宽； GT中PHY层的字对齐和掩码处理 高速收发器的数据流以SOT开始（和MIPI一样），GT的SOT一般就是K码，标志了开始，其也具有EOT，标志 阅读全文

摘要： 参考： GT收发器第六篇_GT channel内部时钟关系_gt pma-CSDN博客 不同高速协议接口之间共享时钟_qpll同一个bank-CSDN博客 复位需求： DESCRIPTION 在 7 系列 FPGA GTX/GTH/GTP 收发器中，GTTXRESET 和 GTRXRESET 在配置 阅读全文

摘要： 光纤的分类：单模和多模； SRIO和万兆网用普通的电信号作为介质存在着速率上的不足，在这个前提下需要依赖光纤； Ti 的 LMK系列是目前常用的接收光纤信号的高速收发器器件，这个器件可以将输入转换成数字信号传递给主控芯片； 单模光纤内部一般只有一种波长的光：1310nm或1550nm，这种光纤传输距 阅读全文

摘要： 参考（搬运）： https://mp.weixin.qq.com/s/vsWvH7DS9b0ZBE3NM-e88A Port Descriptions • 7 Series FPGAs Transceivers Wizard (PG168) • 阅读器 • AMD 技术信息门户 此外： 一般而言相同 阅读全文

摘要： FPGA中相同BANK的电压需要一致，以实现高效的性能。 本章是对GT基础（一）的补充。 大量搬运：公众号-数字站： https://mp.weixin.qq.com/s/Z8ti7DIMdWEh8ogM0SQU4g https://mp.weixin.qq.com/s/0YoA9jhBOheZFw 阅读全文

摘要： 1.仲裁类都应该使用隐式仲裁以节约时钟周期； 2.所有模块都应该使用握手来传输数据，以保证稳定； 阅读全文

摘要： 我使用的是7035，配置200MHZ 256位宽的MIG核，居然出现了位宽不足的情况； 提供修改优先级来调整，没有改善； 最后通过查阅手册：AMD 技术信息门户 pg059-axi-interconnect/AXI-Interconnect-v2.1-LogiCORE-IP-Product-Guid 阅读全文

摘要： 1.PS向PL传递数据： 1-1：小批量数据：GP口 PS CPU将数据写进AXI BRAM中，通过拉高GPIO通知PL端读取； 参考：黑金教学。 1-2：大批量数据：HP口 PS CPU将数据写进Ps DDR3中，通过拉高GPIO通知PL端读取； 参考：满地都是。 2.PL向PS传递数据： 2-1 阅读全文

摘要： 流程： 1.上位机枚举PCIE设备，向PCIE设备（FPGA）写入数据； 2.FPGA接收数据，数据的存放地址是经AXI总线映射的DDR3地址； 3.FPGA DMA 模块从指定的地址取出数据并显示； 需要注意： 1.PCIE写入速度较快，在这个前提下可能会出现带宽不足的问题； 2.通过写入一帧给一 阅读全文