VerweileDoch

摘要： FIFO的设计关键在于：亚稳态的消除和空满标志的判断； 只要不是空，就可以读，只要不是满，就可以写； 使用gray码进行编码，如何判断异步FIFO空满？是否有漏洞？ - 知乎 (zhihu.com) 【FIFO漫谈】异步FIFO·格雷码与跨异步 - 知乎 (zhihu.com) 异步FIFO相对于同 阅读全文

摘要： 代码： NoNounknow/DMA: DMA仓库，主要包含了各种操作场景下用的DMA，细节在博客园。 (github.com) DMA_Custom：没有仲裁功能，具备定义多帧缓冲区和输出缓冲区区号功能的DMA DMA_Complex：具备仲裁功能DMA的蓝本 DMA_Loop：可以通过输入信号配 阅读全文

摘要： 笔记： TCP/IP LWIP FPGA 笔记-CSDN博客 上位机建立TCP/IP连接：Matlab实现-CSDN博客 参考： 第一个很精炼简单有效，但我是PC发FPGA而不是FPGA发PC，所以也不是那么有用； Xilinx ZYNQ+TCP通信+Python上位机 实现实时视频传输系统 - 知 阅读全文

摘要： 浮点数到定点数：【CO101】计算机组成原理笔记1 —— 定点数转单精度浮点数（SEM）_定点转浮点原理-CSDN博客 原码、补码、反码笔记：Verilog -- 有符号与无符号的加法和乘法运算_verilog a+b=c-CSDN博客 是计算机中对数字的二进制表示方法。 原码：将最高位作为符号位（ 阅读全文

摘要： 占。 阅读全文

摘要： 遇到的问题： 1.图像滚动：原因：没有读出/写入整幅图像导致； 2.图像错位：原因：在读出当前帧前，已向fifo里写入了若干数据；（合理的设置hdmi的启动可以解决这个问题）； 3.图像撕裂：原因：读到了写入区域；缓存多帧数可以解决这个问题； 4.缓存后的图像闪动：原因：没有准确的设置启动，导致不合 阅读全文

摘要： 芯片手册自用-CSDN博客 打包 Package Files (xilinx.com) UG UG 477 7 Series FPGAs Integrated Block for PCI Express User Guide (AXI)(UG477) https://docs.amd.com/v/u 阅读全文

摘要： 代码中很多不对齐的情况来源于： 我使用了VIVADO的AXI 模板进行调整和书写，其中官方使用了制表符和缩进，我本地则是使用空格缩进，没有对官方的代码缩进方式进行替换导致的，太多了，而且我本地看没影响，请见谅！ 个人浅见： 1.不要用读同步来复位FIFO，因为读相对写来的更快，且读写都复位对总线的利 阅读全文

摘要： 用过了几款相机（OV5640,IMX等），对使用相机也有了一点心得，在此记录。 当你得到一款相机，你需要做的： 第一件事：在datasheet中阅读配置单，知道怎么配置、配置完输出来是什么。 配置输出尺寸；传输模式：DDR？SDR？；传输格式：raw8/10/12？rgb？ Dvp or Lvds？ 阅读全文