摘要: 0 写在前面的话 这个是在参考国外一个大神Domipheus搭建16位RISC-V操作系统核的过程的情况下(http://labs.domipheus.com/blog/tpu-series-quick-links/),进行的个人笔记的整理。用来记录自己从一个VHDL小白,逐渐搭建自己操作系统核的过 阅读全文
posted @ 2020-11-04 20:09 Gaina_he 阅读(787) 评论(0) 推荐(0)
摘要: VHDL数字电路设计教程笔记 [巴西]Vlinei A.Pedroni著 乔庐峰 王志功等译 2005年版 阅读全文
posted @ 2020-08-11 11:13 Gaina_he 阅读(157) 评论(0) 推荐(0)
摘要: VHDL数字电路设计教程笔记 [巴西]Vlinei A.Pedroni著 乔庐峰 王志功等译 2005年版 阅读全文
posted @ 2020-08-07 16:50 Gaina_he 阅读(383) 评论(0) 推荐(0)
摘要: VHDL数字电路设计教程笔记 [巴西]Vlinei A.Pedroni著 乔庐峰 王志功等译 2005年版 阅读全文
posted @ 2020-08-06 09:13 Gaina_he 阅读(86) 评论(0) 推荐(0)
摘要: VHDL数字电路设计教程笔记 [巴西]Vlinei A.Pedroni著 乔庐峰 王志功等译 2005年版 阅读全文
posted @ 2020-07-23 10:20 Gaina_he 阅读(166) 评论(0) 推荐(0)
摘要: VHDL数字电路设计教程笔记 [巴西]Vlinei A.Pedroni著 乔庐峰 王志功等译 2005年版 阅读全文
posted @ 2020-07-22 13:34 Gaina_he 阅读(157) 评论(0) 推荐(0)
摘要: VHDL数字电路设计教程笔记 [巴西]Vlinei A.Pedroni著 乔庐峰 王志功等译 2005年版 阅读全文
posted @ 2020-07-22 13:31 Gaina_he 阅读(165) 评论(0) 推荐(0)
摘要: VHDL数字电路设计教程笔记 [巴西]Vlinei A.Pedroni著 乔庐峰 王志功等译 2005年版 阅读全文
posted @ 2020-07-22 13:21 Gaina_he 阅读(156) 评论(0) 推荐(0)
摘要: VHDL数字电路设计教程笔记 [巴西]Vlinei A.Pedroni著 乔庐峰 王志功等译 2005年版 阅读全文
posted @ 2020-07-22 13:20 Gaina_he 阅读(214) 评论(0) 推荐(0)
摘要: D触发器的结构 D触发器的原理 当rst_n为1时,q为0; 当rst_n为0时,q为d的值,且仅当时钟上升沿时q值才发生变化。 D触发器的VHDL代码 实现源码 1 library IEEE; 2 use IEEE.STD_LOGIC_1164.ALL; 3 4 5 6 entity Dflipf 阅读全文
posted @ 2020-07-18 11:14 Gaina_he 阅读(833) 评论(0) 推荐(0)